-
六层的电梯控制系统
用VHDL描述同时还附有系统仿真图形
六层的电梯控制系统
用VHDL描述同时还附有系统仿真图形
- 2022-07-25 01:03:55下载
- 积分:1
-
提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
应用背景在本文中,我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器,Ghash功能不在GCM任何瓶颈硬件系统,无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203(基于BlockRAM SubBytes,复合场SubBytes或基于LUT的SubBytes)。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5,分别。实验结果表明,一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量,具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分(高级加密标准伽罗瓦计数器模式)是一个AES引擎和一个有限域乘法器GF(2128)在通用散列函数(GHash)。因为固有的计算反馈,系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中,我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes,流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明,我们实现迄今为止最有效的AES-GCM FPGA实现。
- 2022-04-10 20:58:26下载
- 积分:1
-
FPGA设计中的一些经典例子对学习FPGA的人会有帮助...
FPGA设计中的一些经典例子对学习FPGA的人会有帮助-FPGA design of some of the classic examples of people learning FPGA would be helpful
- 2022-05-23 13:59:58下载
- 积分:1
-
used in the preparation of Verilog FLEX10K achieve simple CPU
用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU
- 2022-03-25 10:21:37下载
- 积分:1
-
bcd_to_dec
VHDL code for converting BCD to Decimal
- 2018-02-13 09:45:16下载
- 积分:1
-
class16_pll
说明: FPGA实现PLL锁相环,输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)
- 2021-03-19 17:19:19下载
- 积分:1
-
BCHencodeanddecode
bch 编码和译码,用硬件语言vhdl实现(bch edcode and decoder)
- 2020-06-28 18:00:01下载
- 积分:1
-
Altera-FPGA-sigmoid
利用quartus II 软件采用verilog语言设计了一个sigmoid激活函数(this work is a sigmoid ,use verilog language)
- 2018-11-22 15:31:29下载
- 积分:1
-
clock18div
Clock Divider, divfactor of 18
- 2015-03-24 18:04:49下载
- 积分:1
-
vhdlsource
用verilog hdl编写的一些例程,包括加法器/减法器等等,例子较多就不一一列举了(Verilog hdl prepared with some routines, including the adder/subtraction, etc., for example, more is not to enumerate the)
- 2007-11-30 15:56:27下载
- 积分:1