网站首页

DDS信号发生器

于 2023-06-06 发布文件大小:102.88 kB

 0  278

下载积分: 2 下载次数: 1

我要下载

代码说明：

描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

时钟分频的 verilog
时钟司程序测试所选定的值（32 位）。填空 Altera QuartusII Verilog。

2022-04-08 14:58:17下载

积分：1
prj_ex_5
自动化仿真平台的搭建使用代码，经过具体的仿真和优化，发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)

2017-09-21 15:11:33下载

积分：1
北斗定位系统卫星下行信号的基带处理部BDSSS-Transmie
北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。，已通过测试。 (Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)

2012-10-04 00:05:36下载

积分：1
udp
说明：网口UDP的FPGA仿真代码，经过测试能够实现预想功能(etherneit udp verilog fpga code)

2020-05-26 21:55:04下载

积分：1
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1
交通灯控制器
模块

2022-02-13 07:22:07下载

积分：1
N-bits-by-M-bits
这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器(This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier)

2013-10-05 19:44:52下载

积分：1
C-V2X-master
说明： LTE is an abbreviation for Long Term Evolution.

2019-06-29 01:08:09下载

积分：1
FPGA基于PCIE的DMA测试
利用ISE工具，完成对v6系列的FPGA上PCIE以及DMA数据测试仿真，可以通过编译产生仿真波形，也可以根据自己的开发板烧录到自己的板子上

2023-08-18 13:05:05下载

积分：1
sig_detect
使用信号功率计算，检测信号是否到达。从而控制后续模块，以减小系统功耗。(Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.)

2012-08-08 15:30:13下载

积分：1

696516资源总数
106641会员总数
4今日下载

DDS信号发生器

0 个回复

热门标签

热门下载