登录
首页 » Verilog » DDS信号发生器

DDS信号发生器

于 2023-06-06 发布 文件大小:102.88 kB
0 252
下载积分: 2 下载次数: 1

代码说明:

描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PN-(2)
    伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)
    2011-06-09 13:40:00下载
    积分:1
  • 全加器verilog
    一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。
    2022-07-25 16:33:44下载
    积分:1
  • RS_5_3_CODEC
    完成RS(5,3)编码程序,运用Verilog语言。(Complete the RS (5,3) coding process, the use of Verilog language.)
    2010-05-25 21:21:34下载
    积分:1
  • FPGA控制AD7705进行AD采样verilog代码
    FPGA控制AD7705进行AD采样verilog代码,测试了可以直接用
    2022-11-14 18:50:03下载
    积分:1
  • DMA_controller
    dma传输控制程序,Verilog编写,通过编译,完全可用
    2022-09-18 05:20:03下载
    积分:1
  • Asqare
    用fpga实现的连连看游戏,功能还不完善,不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)
    2012-08-27 18:39:59下载
    积分:1
  • SimpleVOut-master
    说明:  SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals in various formats. The cores connect using AXI-streams. Most configurations (resolution, framerate, colordepth, etc.) are set at compile-time using Verilog parameters. See svo_defines.vh for details on those parameters.
    2020-06-24 21:20:01下载
    积分:1
  • da_fir
    基于FPGA分布式算法FIR滤波器verilog代码 (本人 小论文 代码,通过验证) ​ 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理,并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗,用流水线技术提高运算速度,采用分割查找表方法减小存储规模,并在Matlab和Modelsim仿真平台得到验证。​ 为了节省FPGA逻辑资源、提高系统速度,设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能,采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA),将MAC运算转化为查找表(Look-Up-Table, LUT)输出,不仅能在硬件规模上得到改善,而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器,并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
    2020-11-10 13:49:45下载
    积分:1
  • zobrazenie_16_bit_cisla_paralel
    16 bit switch input view in hexa format on 7seg display
    2013-08-16 00:50:49下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载