登录
首页 » Verilog » DDS信号发生器

DDS信号发生器

于 2023-06-06 发布 文件大小:102.88 kB
0 272
下载积分: 2 下载次数: 1

代码说明:

描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • StopWatch
    This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
    2013-10-04 00:53:49下载
    积分:1
  • cordic_atan
    说明:  用verilog语言实现计算反正切函数,在软件无线电中解调PM/FM中使用的尤为频繁。上传的压缩包是modelsim工程,基于6.5c,里边包含一个完整的PM波产生以及解调过程的matlab文件仿真,并取其中间的I和Q支路做为verilog文件的输入,并将其借条输出与MATLAB实际解调输出作比较。 鉴相器的设计基于CORDIC算法,其精度取决于迭代的深度。由于工程实际运用只需要解调出atan值,并不需要绝对的值,所以并没有给予加权,需要的同学可以自己加上。(Calculated using verilog language arc tangent function, the software radio demodulation PM/FM is particularly used frequently. From the archive is modelsim project, based on 6.5c, inside the PM contains a complete demodulation process of wave generation and simulation matlab file, and whichever is the middle of the I and Q branch verilog file as input, and its IOU demodulated output and actual output of MATLAB for comparison. Phase detector design is based on CORDIC algorithm, its accuracy depends on the iteration depth. As the practical application of engineering demodulated atan value only and does not need absolute value, and there is no weight given to the need of the students can add their own.)
    2010-04-07 16:30:47下载
    积分:1
  • clock_smg
    自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
    2011-09-27 21:07:54下载
    积分:1
  • 放大內建圖片
    应用背景 背景是DE2-70的板子,使用vga線,再用開關作為放大按鈕 sw3放大按鈕 sw2控制垂直水平放大 sw1控制放大2倍或4倍 需接上vga使用螢幕輸出 关键技术 技術的部份,vga的輸出一個,分為水平為字垂直位置掃描,之後還有圖檔的輸出 圖檔分為三原色,共8個顏色輸出 不過本例的重點為放大,控制其DELTA便可以控制圖片的大小 控制鈕為在板子上的SWITH
    2023-01-31 22:40:04下载
    积分:1
  • led
    控制8个发光二极管中的一个发光二极管发光,其它7个发光二极管都出于截止状态,发光二极管的导通顺序按照向左或向右两个方向移动,并且通过按键控制发光二极管循环发光移动的方向。(Control of a light-emitting diode light-emitting eight light-emitting diodes, the other seven light-emitting diodes for the cut-off state, light-emitting diode conduction order in accordance with the left or right move in both directions, and light-emitting diode cycle luminous button control mobile direction.)
    2012-11-09 12:33:57下载
    积分:1
  • verilog语言编写的步进电机加减速控制算法 Motion_control
    用verilog语言编写的步进电机加减速控制算法,可选择梯形曲线或S型曲线算法(Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm)
    2021-03-19 15:39:19下载
    积分:1
  • sdcard_mass_storage_controller
    A host controlled ot control sd cards
    2021-04-29 13:58:43下载
    积分:1
  • jesd204_0_ex
    说明:  jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
    2020-11-26 14:49:31下载
    积分:1
  • lcd_1206
    Verilog控制lcd1206显示源程序(Verilog control lcd1206 display source program)
    2017-12-13 18:19:37下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载