-
GPS 码 nco 码跟踪环累加模块设计
GPS code nco(GPS接收机,基带处理模块中累加模块设计代码,用于码跟踪环。代码设计巧妙,避免了消耗FPGA中比较稀缺的硬件乘法器资源)
- 2022-02-03 07:30:34下载
- 积分:1
-
基于fpga的vga输出灰阶测试图片
使用软件:quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片
- 2022-09-25 04:25:03下载
- 积分:1
-
adder4
四位加法器 数码管显示 组合电路 verilog(adder4 smg display combitional circuit verilog)
- 2013-02-28 09:56:46下载
- 积分:1
-
DE2-115 nios 核网络测试
在DE2-115板上,移植simple socket server,实现PC 上使用Telnet客户端 通过网口控制开发板上的LED灯,亲测可用。
- 2022-03-18 08:48:04下载
- 积分:1
-
一个UART协议验证
一个 ;通用异步接收器/发送器UART,简称 ; ;/ˈ居ːɑːRT /,是 ;计算机硬件 ;设备之间的数据并行转换 ; ;和 ;serialfo
- 2022-04-10 03:32:48下载
- 积分:1
-
pipeline_booth_mult_16
用流水线的方法实现16位乘法器,运算速度快,消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
- 2020-09-29 18:17:44下载
- 积分:1
-
中值滤波算法
中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法,搭建出完整的数据处理系统架构,通过仿真和验证来判断数据的处理效果,并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)
- 2018-05-30 13:44:03下载
- 积分:1
-
多周期CPU设计完整代码,可以直接跑
多周期CPU设计的全部完整代码,下载之后可以直接跑,实验课作业,已经通过检查,没有啥毛病。
- 2022-07-25 06:53:59下载
- 积分:1
-
gtx_interface_ip
高速串行设计FPGA-GTX IP设置生成,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接(High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)
- 2016-09-22 09:48:00下载
- 积分:1
-
ap01
一個紅外線感測電路的設計,是經由opa來設計。(An infrared sensing circuit design, is designed by opa.)
- 2011-10-19 14:22:24下载
- 积分:1