登录
首页 » Verilog » dual-mode,turbo译码器

dual-mode,turbo译码器

于 2023-06-15 发布 文件大小:2.72 kB
0 35
下载积分: 2 下载次数: 2

代码说明:

应用背景Turbo码是性能接近Shannon极限的纠错码,广泛应用于现代通信系统中,未来通信技术的发展迫切需要支持双模或多模编译码器。Log-MAP算法作为LDPC码和Turbo码的译码算法,并将Turbo码的简化算法查表法应用于LDPC码。关键技术Turbo码采用递归系统卷积码作为级联的分量码,在迭代译码过程中,分量码译码器之间相互交换软信息来提高Turbo码的译码性能,其译码算法主要包括最大后验概率算法(Maximum A Posterior Possibility,MAP)及其简化算法和软输出Viterbi算法(Soft Output Viterbi Algorithm,SOVA)。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sqrt_pipeline
    Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • latticeECP3-serdes-test-code
    lattice ECP3系列高速FPGA serdes测试代码(lattice ECP3 series high speed serdes test code)
    2021-03-25 01:39:14下载
    积分:1
  • source
    说明:  I2C MASTER DESIGNED by Verilog
    2020-06-18 23:40:02下载
    积分:1
  • AES_128
    AES 128 bit with various device interface on FPGA
    2021-03-09 17:59:27下载
    积分:1
  • verilog编写的1024点的fft快速傅立叶变换代码
    verilog编写的1024点的fft快速傅立叶变换代码                                                                                                                                                     
    2023-03-30 03:00:03下载
    积分:1
  • LED loop example
    资源描述Xilinx FPGA板子实现LED 循环亮灯的例子,对初学者学习Verilog硬件描述语言非常有帮助!
    2022-08-21 20:21:14下载
    积分:1
  • cic_dec_8_five
    CIC抽取滤波器,抽取系数8,verilog版本,用于数字下变频(CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion)
    2010-03-02 12:53:31下载
    积分:1
  • 自己写的Verilog实现状态机1101;用于Xilix的Basis2 开发板。
    本实列自己写的状态机1101序列检测,已经在modesim上面测试通过,使用两个always块,一个写组合逻辑电路,一个为时序逻辑电路。需要的可以看看
    2022-12-12 04:40:03下载
    积分:1
  • sinwave
    使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )
    2013-09-18 15:27:27下载
    积分:1
  • uaf42
    使用uaf42设计的有源滤波器,高通滤波器的设计参数记录(Using uaf42 design active filters, high-pass filter design parameters recorded)
    2012-09-09 21:49:49下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载