登录
首页 » VHDL » 主要是通过Altera公司的Cuclone系列的FPGA

主要是通过Altera公司的Cuclone系列的FPGA

于 2023-06-17 发布 文件大小:315.86 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

主要是通过Altera公司的Cuclone系列的FPGA-EP1C3T144C8产生余弦波的源代码 基于LPM-ROM余弦波一周期含有256个10位数据;-Mainly through Altera s Cuclone series of FPGA-EP1C3T144C8 cosine wave generated source code based on the LPM-ROM cosine wave of one cycle containing 256 10-bit data

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    2022-06-28 09:27:01下载
    积分:1
  • mmuart
    说明:  简单uart,verilog语言编写,已经经过测试,有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)
    2020-06-23 20:00:01下载
    积分:1
  • 使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
    2022-06-18 05:27:27下载
    积分:1
  • VHDLshuzidianlushejijiaocheng
    VHDL数字电路设计教程 乔庐峰等译 当当网销量领先(VHDL tutorial on digital circuit design: (Brazil) Pedroni (Pedroni, VA) were, Joe Lu Feng, M. Publisher: Electronic Industry Press Dangdang sales leader)
    2010-08-07 10:37:05下载
    积分:1
  • dds_test
    说明:  直接数字式频率合成器DDS设计、Verilog。 产生的信号可以是正弦波或方波、三角波、锯齿波等,自选。 采用DDS技术,将所需生成的波形写入ROM中,按照相位累加原理合成任意波形。 此方案得到的波形稳定,精度高,产生波形频率范围大,容易产生高频。 本实验在设计的模块中,包含以下功能: (1)通过 freq 信号输入需要的频率的值; (2)通过 wave_sel 信号选择所需的波形; (3)通过 amp_adj 信号选择波形放大的倍数。(DDS design of direct digital frequency synthesizer, Verilog. The generated signal can be sinusoidal or square wave, triangular wave, sawtooth wave and so on, optional. By using DDS technology, the required waveforms are written into ROM, and arbitrary waveforms are synthesized according to the principle of phase accumulation. The waveform obtained by this scheme is stable, accurate and easy to generate high frequency waveform. This experiment includes the following functions in the designed module: (1) Input the required frequency value through freq signal; (2) Choosing the required waveform by wave_sel signal; (3) Select the multiplier of waveform amplification by amp_adj signal.)
    2019-01-19 16:07:50下载
    积分:1
  • 实现LMS的VHDL代码。
    Implement LMS vhdl code.
    2022-07-11 07:46:06下载
    积分:1
  • 数码管显示有片选 模块 四输入,与其他模块相连即可使用
    数码管显示有片选 模块 四输入,与其他模块相连即可使用-digital film of the election showed that four input modules, and other modules can be linked to the use of
    2022-08-24 22:54:51下载
    积分:1
  • dpwm_8bit
    数字脉冲宽度调制,将输入的数字信号转换为对应占空比的模拟波形(Digital pulse width modulation, the digital signal is converted to the corresponding input of the duty cycle of the analog waveform)
    2020-06-28 16:00:02下载
    积分:1
  • SPI serial bus interface Verilog realization elaborate on the realization of the...
    SPI串行总线接口的Verilog实现,详细讲解实现过程。-SPI serial bus interface Verilog realization elaborate on the realization of the process.
    2022-11-13 03:50:04下载
    积分:1
  • uart
    说明:  串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
    2020-06-22 07:20:01下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载