-
spi_controller
SPI控制器,基于VERILOG描述,分模块设计,共6个模块,时钟产生模块,移位模块,主模块,从模块,定义模块,顶层模块。(SPI controller, based on the VERILOG description, sub-module design, a total of six modules, clock generation module, shift module, main module, from the modules, custom module, top module.)
- 2021-05-13 13:30:02下载
- 积分:1
-
视频运动补偿预测块的 verilog代码
这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码,代码验证平台。
项目使用软件的新思科技,例如: 设计编译器 (合成)、 IC 编译器 (布局)......
请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2023-05-03 18:25:03下载
- 积分:1
-
4 x 4 不能静下来将乘数的源代码保存
我写的源代码
- 2022-03-13 05:19:13下载
- 积分:1
-
fir
该程序实现了一个FIR滤波加速器,该程序在FPGA板上开发,通过使用VHDL语言来定义RS232端口的使用(design a FIR Filter Accelerator based on FPGA board and RS232 interface using VHDL language. )
- 2013-06-07 06:27:32下载
- 积分:1
-
code
说明: 8位RISC-CPU设计和测试文件,5位操作码支持32条指令,含堆栈实现子程序调用功能。(8-bit risc-cpu design and test file, 5-bit opcode supports 32 instructions, including stack to realize subroutine call function.)
- 2020-07-15 20:15:51下载
- 积分:1
-
SOPC技术使用 verilog编的hello 程序
SOPC技术的fpga的实现verilog硬件描述语言,编写的在niosII 程序 采用altera芯片
- 2022-10-13 07:35:04下载
- 积分:1
-
cfg9230
ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
- 2021-03-18 19:09:19下载
- 积分:1
-
ssi_tx
VHDL同步串口发送部分,基于Xilinx ISE的编程平台(synchronous serial port sending part on VHDL)
- 2021-01-18 20:08:43下载
- 积分:1
-
jiaotongdeng
数字电路课程设计,用VHDL实现交通灯的控制(Digital circuit design using VHDL control of traffic lights)
- 2014-06-16 18:26:53下载
- 积分:1
-
agc
无线通信中接收侧自动增益控制模块的vhdl代码实现(Receive side of the AGC module vhdl code for wireless communications)
- 2020-10-22 14:27:23下载
- 积分:1