-
hdl
网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。(a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong.
tested.)
- 2009-03-31 22:36:37下载
- 积分:1
-
MVB_test
此功能是实现曼彻斯特编码的Verilog代码,经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
- 2021-01-03 17:48:56下载
- 积分:1
-
基于FPGA和matlab的IIR滤波器设计
基于FPGA和matlab设计的IIR滤波器,利用matlab的simulink工具进行设计,包含了源码和相关文档说明,希望能够对大家有所帮助
- 2022-04-02 06:35:36下载
- 积分:1
-
m_xulie
这是用verilogHDL写的m序列发生器,简单易用,代码非常易读(It is written verilogHDL m sequence generator, easy to use, the code is very easy to read)
- 2015-05-27 20:21:26下载
- 积分:1
-
uart
说明: 串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
- 2020-06-22 07:20:01下载
- 积分:1
-
MCU_V_PWM_16bit
单片机通过总线,将占空比和频率送到CPLD/FPGA中,并控制PWM输出.采用Verilog HDL语言编写。(Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.)
- 2020-10-29 09:19:57下载
- 积分:1
-
BCH_EncDec_Matlab
bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
- 2011-10-27 21:55:11下载
- 积分:1
-
vga 显示测试
这是一个 VGA 显示 test,it 可以告诉你如何使用语言来写 VGA 显示 program。
- 2022-08-03 09:04:39下载
- 积分:1
-
1024乘法器
基于32位乘法器和32位加法器的1024位乘法器加法器数量=3乘法器数量=1分别从两块SRAM取数输入,输出写入第三块SRAM
- 2023-01-05 01:40:03下载
- 积分:1
-
Verilog计数器、编码器、加法器
verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)
- 2019-01-26 21:50:01下载
- 积分:1