登录
首页 » Verilog » xilinx pcie verilog code

xilinx pcie verilog code

于 2023-06-23 发布 文件大小:5.00 MB
0 22
下载积分: 2 下载次数: 1

代码说明:

用于学习和研究pcie硬件 有完整的仿真testbench及xilinx pcie softcore

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ZedBoardyuanlitu
    zedboard原理图详细,PCB板焊接方便,每个接口表明清楚。(Zedboard schematic in detail, PCB board welding is convenient, each interface that clearly.)
    2017-01-03 20:07:20下载
    积分:1
  • ex4
    statemachine project for my school
    2011-12-02 21:07:27下载
    积分:1
  • music
    说明:  是用VHDL语言编写的乐曲演奏程序,详细的写了各个模块的子程序(VHDL language is the music playing program)
    2009-08-17 08:52:31下载
    积分:1
  • lanqiu24s8
    篮球24s计时。计时器递减计数到零时,数码显示器显示‘0’并停止,同时发出报警信号(basketball 24 seconds)
    2012-06-11 16:04:01下载
    积分:1
  • AES-on-FPGA
    AES算法在FPGA上的实现,对AES算法所用的器件资源进行了总结(AES on FPGA the Fastest to the Smallest)
    2014-12-31 10:06:46下载
    积分:1
  • ADC实验
    基于stm32开发平台的,模拟ad采样程序设计,可直接下载使用(stm32 zhijiexiazaishiyong)
    2018-02-02 00:32:43下载
    积分:1
  • I121-v1.10
    Implementation of Serial Infrared decoder for low-speed IrDA communications.
    2013-06-14 05:38:14下载
    积分:1
  • add
    流水线乘法器与加法器 开发环境:Modelsim(verilog hdl)(Multiplier and adder pipeline development environment: Modelsim (verilog hdl))
    2009-05-18 12:19:24下载
    积分:1
  • AND
    this is "AND" gate implementation in VHDL
    2012-12-23 00:59:12下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载