登录
首页 » Verilog » ddr3 sdram 控制器代码,verilog

ddr3 sdram 控制器代码,verilog

于 2022-07-09 发布 文件大小:60.46 kB
0 134
下载积分: 2 下载次数: 2

代码说明:

根据DDR3的特点和操作原理,利用MIG软件工具在Virtex-6系列FPGA中实现DDR3SDRAM控制器的设计,并给出了硬件测试的结果,代码为verilog,通过仲裁机制完成设计,希望对学习fpga的人有帮助

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • source
    FPGA与SDRAM 的 VHDL 接口设计(the interface of FPGA and SDRAM)
    2012-03-28 22:17:19下载
    积分:1
  • OFDM_QPSK
    给予QPSK调制的OFDM例程,简单明了的表述了OFDM的通信原理(Given OFDM QPSK modulation routine, simple expressions of OFDM communication theory)
    2013-08-15 14:26:43下载
    积分:1
  • 4x4-key
    4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
    2013-07-28 22:19:49下载
    积分:1
  • Encode5b_4b
    PD里面的4B5B编码,欢迎使用~~~~~~~~~~~~~~~~~(4B5B code in PD3.0 or USB3.0, welcome to use~~~~~~~~~~~~~~)
    2020-12-03 09:09:25下载
    积分:1
  • pc104vhdl_change
    PC104总线的CPLD代码,调试已经通过,可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering 示例用法:)
    2013-08-29 12:07:43下载
    积分:1
  • VHDL——如何写简单的testbench
    基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
    2017-07-31 15:00:45下载
    积分:1
  • SYSTEMVIEWQPSK
    使用 System view 编程 QPSK(use System Programming view QPSK)
    2021-01-04 21:38:54下载
    积分:1
  • cpu8bit
    这是一个计算机组成原理综合性实验:设计8位cpu。该cpu是8bit的代码,包含有4个寄存器,一个存储器,还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)
    2020-07-01 08:40:01下载
    积分:1
  • DATA_scramble
    扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)
    2009-12-20 16:44:15下载
    积分:1
  • 4x4-Keypad
    fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)
    2013-07-21 11:41:36下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载