网站首页

16位的移位寄存器，加上testbench,可以在modelsim里面运行~

于 2023-07-15 发布文件大小:23.60 kB

 0  123

下载积分: 2 下载次数: 1

我要下载

代码说明：

16位的移位寄存器，加上testbench,可以在modelsim里面运行~-16 of the shift register and testbench, modelsim the inside running ~

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vhdl实现的鼠标协议，代码可读性高，适合作为参考案例。
vhdl实现的鼠标协议，代码可读性高，适合作为参考案例。-VHDL realize mouse agreement, the code readable, suitable as a reference case.

2022-02-06 08:18:06下载

积分：1
Some files
this is a sum for 2 digit numbers

2018-01-24 03:30:30下载

积分：1
MVB_test
此功能是实现曼彻斯特编码的Verilog代码，经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)

2021-01-03 17:48:56下载

积分：1
cordic_base_j
This code implement a interation in cordic pipelline

2014-10-30 01:47:24下载

积分：1
775dbfc273b27329d455f8257e85d839cc5d
CPFSK Demodulation Techniques

2018-09-18 17:31:30下载

积分：1
adda
说明：基于FPGA 黑金ALINX 515的 ADDA采样模块源码（需调试）(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)

2020-06-20 13:00:01下载

积分：1
3Verilog语言要素
说明： Verilog学习文档，介绍基本知识点，语言要素(for learning Verilog)

2020-03-24 10:01:15下载

积分：1
有关FIFO的代码
用VHDL语言写的代码包括全局的输入时钟缓冲器来去抖动，块RAM模块65536*10，读数据，写数据，空标志信号的产生，满标志信号的产生，读写使能信号的产生七个模块！对各位有帮助噢！

2023-01-20 22:45:04下载

积分：1
基于vhdl的dds设计
基于vhdl的dds任意函数发生器的实现和仿真

2022-12-25 16:15:09下载

积分：1
MAX5250_Serial
说明：对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)

2019-06-27 14:19:36下载

积分：1

696516资源总数
106783会员总数
25今日下载

16位的移位寄存器，加上testbench,可以在modelsim里面运行~

0 个回复

热门标签

热门下载