-
FRUDH
用VHDL实现频率计，可测量输入脉冲的频率，并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)
- 2008-07-07 20:13:30下载
- 积分：1
-
DDC
verilog语言实现的数字下变频设计。
在ALTERA的QUARTUS ii下实现。实用，好用。(Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)
- 2009-03-23 20:42:56下载
- 积分：1
-
basys3_timing
基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL(Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL)
- 2016-03-06 11:08:18下载
- 积分：1
-
qiangdaqi
本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
- 2013-10-30 14:48:21下载
- 积分：1
-
FPGA_verilog_DES
本程序使用verilog编写的DES程序，结构清晰明了，资源占用少，希望学习此算法的程序猿能多多评价，大家的评价才是我更好写程序的动力，谢谢大家！
- 2022-07-27 04:46:40下载
- 积分：1
-
256分16位FFT
应用背景256、分 ； 16；FFT执行一个基2快速傅里叶变换FFT架构。在一个等级的基础上，每一个等级都有自己的蝴蝶和等级，并用记忆从彼此分离交织器。 ；该FFT可以执行calcualations关于连续和数据流的数据（一个数据一套接一个的），多了，输入和输出通过对，增加带宽加倍。并；关键技术256、分 ； 16；FFT
- 2022-12-04 02:45:07下载
- 积分：1
-
pipelined_fft_256
verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)
- 2017-06-28 21:56:53下载
- 积分：1
-
uart-for-fpga
说明： Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA.
Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit!
The UART controller was simulated and tested in hardware.
- 2020-06-24 22:00:02下载
- 积分：1
-
pld_Tetris
基于FPGA cyclone III EP3C16F484C6的俄罗斯方块游戏。实现双人进行，屏幕倒置，分数显示，vga接口，键盘接口等功能(Tetris game based on FPGA cyclone III EP3C16F484C6 with functions including double players, screen upside down, score, vga and keyboard interface.)
- 2020-11-06 12:39:49下载
- 积分：1
-
adc0809ctrl
用fpga芯片使用vhdl语言对AD转换芯片ADC0809进行控制(Using the fpga chip use language of VHDL AD transform chip ADC0809 control)
- 2011-12-12 16:31:59下载
- 积分：1
