-
spi_test
说明： 基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
- 2020-06-20 21:00:01下载
- 积分：1
-
AT91SAM9261-BasicLCD-IAR4_30A-1_1
GPS 导航器TFT 驱动源程序。主CPU为ATmel的AT91sam9261（ARM926的内核）(TFT GPS navigation device driver source code. CPU for the AT91sam9261 ATmel (ARM926 the kernel))
- 2007-01-03 14:14:48下载
- 积分：1
-
I2C Slave AND I2C Master
里面包含I2C Slave以及I2C Master，并且包含仿真程序以及波形文件，本人看了一下，特别好理解
- 2022-01-26 00:49:13下载
- 积分：1
-
pipelined_fft_256
说明： 256 点fft的verilog source codec以及testbench(256 point fft, with verilog source codec and testbench)
- 2019-11-02 14:16:07下载
- 积分：1
-
基于MAX485芯片的RS485通信Verilog代码
经过FPGA调试，可以运行。但是不同版本的Quarters软件，在仿真编译上会有问题，可以引用源码，自己再修改设计。此方案只是简单的设计方案，可以在此基础上增加更详细的功能，仅供初学者参考设计。
- 2022-02-11 20:45:57下载
- 积分：1
-
基于FPGA实现的符号乘法器
应用背景符号乘法器实现5x5位乘法。这是一种类型的顺序执行独特的强烈计算。关键技术这是一种顺序 ；执行独特的强烈的符号计算…… ； ；乘数 ；实现了5位乘法…
- 2022-02-14 12:16:59下载
- 积分：1
-
UART
说明： 使用FPGA的FIFO，状态机，乒乓操作等实现了异步UART。(The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.)
- 2008-10-09 15:59:20下载
- 积分：1
-
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag
可直接例化调用(The key delay module of FPGA)
- 2020-06-22 04:20:02下载
- 积分：1
-
uart(可综合)
说明： 【实例简介】用Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。
【实例截图】
【核心代码】核心代码包括TX，RX，Baud，FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit.
[example screenshot]
[core code] the core code includes TX, Rx, baud and FIFO)
- 2020-12-08 16:00:16下载
- 积分：1
-
自编同步串口收发，单端信号可实现板内，配合422或LVDS板间传输效果不错
自编同步串口收发，单端信号可实现板内，配合422或LVDS板间传输效果不错内附pingpang缓存接受的例程，帮助快速构建代码，FIFO请根据器件生成或自编
- 2022-11-19 12:40:04下载
- 积分：1
