网站首页

vhdl 基于cpld的8*8点阵显示显示心型

于 2023-07-21 发布文件大小:273.71 kB

 0  20

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于CPLD的实现控制8x8点阵动态显示心型图案的程序，使用VHDL语言，通过调节分频系数可以实现点阵的变换速度，通过改变不同的状态可以让点阵显示不同的图案。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

一个可综合的串并转换接口verilog源代码
一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code

2022-03-17 00:42:34下载

积分：1
圆形的 FIFO 缓冲区
这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

2022-02-27 02:21:06下载

积分：1
microsemi
说明： microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)

2021-03-31 10:09:09下载

积分：1
Decoder_CC_P
Convolotional Decoding Based on Viterbi Algorithm

2021-05-13 16:30:02下载

积分：1
基于FPGA的视频图像加密系统 DE2_70_D5M_key_video_encryption
基于FPGA的视频图像加密系统 DE2_70+TRDB—D5M+VGA(FPGA-based video encryption system DE2_70+TRDB-D5M+VGA)

2014-06-01 13:43:14下载

积分：1
完成PWM控制采用VHDL语言，你可以看看它。
done pwm control using vhdl ,you can look at it.

2022-02-06 06:14:03下载

积分：1
JESD204B_character
JESD204协议简单透彻的讲解，对做高速AD的朋友有一定的帮助(Understanding control characters in JESD204)

2014-10-11 16:17:23下载

积分：1
regress-900055
The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.

2013-12-27 00:29:58下载

积分：1
fft_32k_readme_v1_0_0
Fast Fourier Transform (FFT) 32K Point Design contains information about the design example

2018-10-11 15:11:54下载

积分：1
FPGA_Seg7_dsp
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。(About VHDL and verilog digital tube display program, write well, worth considering.)

2014-08-01 11:00:51下载

积分：1

696524资源总数
103827会员总数
23今日下载

vhdl 基于cpld的8*8点阵显示显示心型

0 个回复

热门标签

热门下载