登录
首页 » Verilog » Xilinx ISE数字钟

Xilinx ISE数字钟

于 2022-02-09 发布 文件大小:459.32 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

微机原理实验,数字钟,基于Basys 2开发板,使用ISE编程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于verilog的AMI协议编码,modelsim仿真
    基于verilog的AMI协议编码, 已用modelsim验证。
    2022-08-15 20:57:37下载
    积分:1
  • verilog sram
    用于控制SRAM,16bit*1 M.  控制读取方向,严格按照时序图进行延迟设计,非常适合参考设计,用于其他相关开发。希望对大家有用。 用于控制SRAM,16bit*1 M.  控制读取方向,严格按照时序图进行延迟设计,非常适合参考设计,用于其他相关开发。希望对大家有用。
    2022-04-12 06:05:49下载
    积分:1
  • vhdl_ders_1_temel_bilgiler
    VHTL PROGRAMMING COURSE
    2009-07-11 22:24:59下载
    积分:1
  • rs-codec(255-223)
    RS编码是一种纠错码,本程序实现RS(255,223)用FPGA 实现RS编码,程序在Quartus II中调试通过。(RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.)
    2021-05-13 00:30:02下载
    积分:1
  • tcdg
    Encryption has become a part and parcel of our lives and we have accepted the fact that data is going to encrypted and decrypted at various stages. However, there is not a single encryption algorithm followed everywhere. There are a number of algorithms existing, and I feel there is a need to understand how they work. So this text explains a number of popular encryption algorithms and makes you look at them as mathematical formulas.
    2014-01-29 15:57:35下载
    积分:1
  • I2C 的ip核与testbench
    I2C 的ip核与testbench,用verilog写的,包括master,slave reg
    2022-07-20 04:57:20下载
    积分:1
  • Labview-Data-acquisition-card-
    基于labview的数据采集系统,包括示波器和函数信号发生器,可以实现简单数据采集.(Labview-based data acquisition system, including oscilloscopes and function signal generator, can achieve a simple data acquisition.)
    2014-01-15 21:26:04下载
    积分:1
  • 电梯控制器
    一个9层电梯的代码。每层电梯入口处,要求开关1,电梯内设有乘客到达的停止开关的水平。(没有下降的按钮,一楼九楼没有上行键)
    2023-08-07 07:00:03下载
    积分:1
  • UDP
    用verilog实现的UDP协议,包括arp,udp,ip分段协议等,对于想用FPGA实现TCP/IP协议的人来说,应该会起到一定的帮助作用(Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc., who want to achieve TCP/IP protocol with the FPGA people, should play a helpful role)
    2021-04-05 04:39:03下载
    积分:1
  • Traffic_RYG
    说明:  交通灯的控制,分主干道和从路交通灯,主路优先,正常情况下,绿灯60s,红灯30S,黄灯5S(Traffic light control)
    2020-06-21 06:40:02下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载