DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
于 2023-07-27 发布
文件大小:758.44 kB
0 94
下载积分: 2
下载次数: 1
代码说明：
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
