网站首页

VHDL的初学者可以参考此VHDL加法器，相信会给你带来不小的收获...

于 2022-05-20 发布文件大小:4.80 kB

 0  158

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL的初学者可以参考此VHDL加法器，相信会给你带来不小的收获-VHDL beginner can refer to the VHDL adder, I believe will bring you not a small harvest

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

z80_latest.tar
Vhdl design z80 for altera users

2013-04-24 14:47:01下载

积分：1
CRC-Verilog
此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16(this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY)

2007-01-03 10:47:43下载

积分：1
基于FPGA的ELM仿真
Efficient_Digital_Implementation_of_Extreme_Learning_Machines_for_Classification

2022-07-18 22:42:33下载

积分：1
AHB_to_Wishbone_Verilog
说明：该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。(This source package is the AHB bus to Wishbone bus bridge(wrapper).It has the following 4 parts: RTL codes, testbench, software simulating files, help documents.)

2021-01-22 14:48:40下载

积分：1
利用vhdl编写的双端口Ram程序，不带数据纠错处理
利用vhdl编写的双端口Ram程序，不带数据纠错处理-VHDL prepared to use dual-port Ram procedures, do not deal with data error correction

2023-03-13 05:20:04下载

积分：1
EncoderUsingif
encoder using else if statement

2015-05-21 13:41:00下载

积分：1
apb_uart
说明：这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)

2021-04-12 14:18:57下载

积分：1
fenpin
开发工具是quartus II 7.0以上版本，这是一个verilog语言的分频器设计，个人作业设计，供参考学习(verilog，quartus II 7.0)

2012-06-15 11:02:00下载

积分：1
txt_util
VHDL库，仿真时使用的，包括打印，类型转换等实用的操作(Practical operation VHDL library, using simulation, including print, type conversion, etc.)

2014-05-23 13:07:31下载

积分：1
8位十进制频率计，通过验证，目标芯片EPF10KLC84
8位十进制频率计,通过验证,目标芯片EPF10KLC84-4-8 decimal Cymometer through authentication, the target chip EPF10KLC84-4

2022-07-15 16:44:52下载

积分：1

696516资源总数
106571会员总数
2今日下载

VHDL的初学者可以参考此VHDL加法器，相信会给你带来不小的收获...

0 个回复

热门标签

热门下载