-
RS
通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
- 2021-04-28 15:48:44下载
- 积分：1
-
FSK调制通信系统的程序，比较实用，包括有限..
通信系统的FSK调制程序，比较实用，包括完整的工程-FSK modulation communication system procedures, more practical, including the complete works
- 2023-01-02 07:10:03下载
- 积分：1
-
CLOCK1027
设计了一个电子时钟，功能包括定点报时，设置闹钟，校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)
- 2018-07-01 18:11:41下载
- 积分：1
-
50846288C
verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)
- 2009-10-29 20:20:33下载
- 积分：1
-
CORDIC 代码
说明： Xilinx CORDIC 算法 MATLAB Verilog仿真(arctan.m Kn.m sin_cos.m MATLAB Verilog)
- 2019-03-27 09:53:35下载
- 积分：1
-
LVDS-application-Verilog-HDL-code
LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)
- 2011-09-30 20:24:02下载
- 积分：1
-
语言和 vhdl 文件
库 ieee ；
使用 ieee.std_logic_1164.all ；
使用 ieee.std_logic_arith.all ；
使用 ieee.std_logic_unsigned.all ；
实体三叶因子 1 是
端口 (
赤 角： 在 std_logic ；
rst: 在 std_logic ；
q1: std_logic 出） ；
结束三叶因子 1 ；
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-07-03 16:30:03下载
- 积分：1
-
数字信号处理的FPGA实现(第4版)源码
说明： 数字信号处理的FPGA实现(第4版)的配套源码，极具参考价值。(The source code of the realization of digital signal processing on FPGA (4th edition) is of great reference value.)
- 2021-01-16 23:08:50下载
- 积分：1
-
sdio_slave
SDIO slave verilog code
- 2021-03-26 15:39:13下载
- 积分：1
-
performance-of-pcie
本白皮书探讨了在PCI Express的因素
技术可能会影响性能。它还
提供指导如何估算
的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
- 2013-10-29 10:52:43下载
- 积分：1
