-
Zedboard
上传的是基于Xilinx的新出的开发板Zedboard的一个简单的知道文档，希望对有关同学有所帮助。(Uploaded a simple know the document based on Xilinx' s new development board Zedboard the hope that some of the students to help.)
- 2012-12-17 15:48:11下载
- 积分：1
-
HDB3(verilog)
HDB3_verilog编码程序,附有文字解说,格式整齐,便于观看(HDB3_verilog coding procedures)
- 2020-12-01 20:39:27下载
- 积分：1
-
sinewave_FPGA
数字载波发生器，产生一个正弦波，工程中的所有模块都经过测试并运行没有任何问题，而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形，但唯一的缺点是没有滤波器，如果有人想看标准正弦波，可以自制一个简易低通滤波器进行观看，如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)
- 2010-08-23 19:42:07下载
- 积分：1
-
m_xulie
在quaritusII的开发环境下，verilog语言编写的m序列发生器代码，这种算法简短而有效，非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)
- 2013-09-26 11:30:47下载
- 积分：1
-
WorkSpace
计算三平动并联机构工作空间，自己编的，测试可以用(Calculation of three translation parallel mechanism)
- 2021-04-17 18:08:52下载
- 积分：1
-
Altera_Audio
针对Altera的DE2/ DE1交互板的音频核心的音频编解码器（编码器/解码器），并提供了音频输入和输出的接口。(The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1
Boards and provides an interface for audio input and output.)
- 2015-04-01 22:21:49下载
- 积分：1
-
cc
说明： CC217编程序，verilog实现，串行输入串行输出(CC 217 program, to achieve Verilog, serial input serial output)
- 2014-11-29 15:27:30下载
- 积分：1
-
简单的键盘接口模块程序
一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
- 2020-06-24 02:00:02下载
- 积分：1
-
数字时钟
其一个数码时钟和闹钟，写在 verilog 的spartan 6，用户可以设置的帮助下电钮，伸直谴责的按钮实施，在正常操作中时钟滴答，然后控件来处理 Alaram 系统中，当 alaram 的时间匹配时钟原始时间的运行然后四个指示灯开始闪烁在该套件
- 2022-01-28 23:37:52下载
- 积分：1
-
基于fpga的信号发生器DDS
说明： 基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)
- 2020-07-19 21:21:12下载
- 积分：1
