登录
首页 » Verilog » viterbi 译码 工程文件

viterbi 译码 工程文件

于 2023-07-28 发布 文件大小:31.77 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

在国外网站搜索的好东西,一起分享。内部含有verilog格式的源代码。很有参考价值。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • signal-processing-matlab
    信号处理中所用到的matlab程序,包括LFM,NLFM,BPSK,QPSK等等。(Matlab procedures used in signal processing, including LFM, NLFM, BPSK, QPSK, and so on.)
    2012-11-01 00:55:18下载
    积分:1
  • 实验九 计算机核心(CPU+RAM)的设计与实现
    计算机组成原理的CPU实验,基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
    2018-06-09 11:13:43下载
    积分:1
  • 8051Core的源代码,Verilog编写,包括ALU、存储器、SP、dptr等诸多模块,十分完整。
    8051Core的源代码,Verilog编写,包括ALU、存储器、SP、dptr等诸多模块,十分完整,已在Quartus上编译通过,确认无误。
    2023-08-08 08:00:03下载
    积分:1
  • 温度补偿的bp神经网络实现
    使用不怕神经网络做硬件加速,实现温度补偿
    2023-08-13 09:50:03下载
    积分:1
  • ff_const_mul
    说明:  常系数有限域乘法器,verilog DHL源码(Constant coefficient finite field multiplier, verilog DHL source)
    2011-02-19 21:09:36下载
    积分:1
  • verilog 设计流水灯
    流水灯在Verilog语言下的分模块设计。分别是时钟脉冲+计数器+LED控制
    2022-02-11 14:49:35下载
    积分:1
  • taxi
    利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。(Design using Verilog HDL language a taxi meter, it has time display, billing and simulation taxi start, stop, reset and other functions, and set dynamically display scanning circuit and the corresponding time fare, shows the hardware description language Verilog-HDL design advantages of digital logic circuits.)
    2011-08-30 08:18:51下载
    积分:1
  • I121-v1.10
    Implementation of Serial Infrared decoder for low-speed IrDA communications.
    2013-06-14 05:38:14下载
    积分:1
  • Source
    I2C 控制器的 Verilog源程序2(I2C controller Verilog source 2)
    2008-12-10 16:05:13下载
    积分:1
  • Dcache设计
    设计了一款Dcache,两路组相联,使用了LRU的替换算法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-05-05 17:44:29下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载