登录
首页 » Verilog » viterbi 译码 工程文件

viterbi 译码 工程文件

于 2023-07-28 发布 文件大小:31.77 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

在国外网站搜索的好东西,一起分享。内部含有verilog格式的源代码。很有参考价值。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGAPPS2PCORDIC
    FPGA课程设计源码,整合VGA,PS2键盘,CORDIC三角函数算法,在basys2平台上使用完全可行。(FPGA curriculum design source, integrated VGA, PS2 keyboard, CORDIC trigonometric algorithm, used on basys2 platform entirely feasible.)
    2015-10-12 20:56:05下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • I2S
    SMT32F4 i2s 全双工配置,自己测试OK的,大家可以看看(SMT32F4 i2s 全双工配置)
    2021-03-06 22:29:30下载
    积分:1
  • chuankou_huihuan
    FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
    2020-06-16 10:20:01下载
    积分:1
  • Fitz_algorithm
    QPSK调制的载波频偏估计,是一个可以调用的函数。接收端进行了一系列的处理。经典的Fitz法(QPSK-carrier frequence offset estimation_ Fitz)
    2013-03-18 14:37:56下载
    积分:1
  • AGC
    The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon the input signal level so that the output is at a specified Target Gain. The AGC can be configured to be either a mono or stereo input / output component. For illustration purposes, the following discussion will highlight the stereo configuration.
    2017-12-01 17:26:59下载
    积分:1
  • 单片机课程设计——交通灯_1
    一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • gtx_drp
    高速串行设计FPGA-GTX IP设置生成drp模块,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接(High-speed serial design FPGA-GTX IP setting generation drp module, dynamically configurable rate 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)
    2021-01-19 22:38:43下载
    积分:1
  • 卡内基梅陇大学verilog课程讲义-unlocked
    说明:  verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
    2020-06-20 18:00:02下载
    积分:1
  • H.264 VHDL Encoder
    nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统,具有小型、高效、低功耗的组件,可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像,适用于相机头和低功耗录像机。
    2022-02-21 19:25:26下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载