-
sobel 边缘检测
这 VHDL/Verilog 或 C/c + + 源代码并作为设计参考说明了如何实现这些类型的功能。这是用户的责任，来验证其设计的一致性和使用形式化验证方法的功能。
- 2022-06-30 04:07:25下载
- 积分：1
-
Lcd
说明： VHDL资料 很不错的！！！！！！！！！！！(VHDL )
- 2009-08-14 22:47:46下载
- 积分：1
-
emif2axi_v1_00_a
说明： emif接口转axi接口，在多个项目中使用，功能完善(EMIF interface to Axi interface, used in many projects, perfect function)
- 2020-12-01 15:29:26下载
- 积分：1
-
CC
说明： quartus 的一个实例,希望对刚刚学习quartus 的人有点帮助(Quartus an example, in the hope that people just learning a little help Quartus)
- 2008-04-09 14:41:36下载
- 积分：1
-
LATTICE_ASYNFIFO
LATTICE FPGA FIFO 程序例程，工程详细，全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
- 2013-09-09 11:10:01下载
- 积分：1
-
FM_DemodNew
FM接收机 基于FPGA的调频收音机的设计
用VEIRLOG语言编程，利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design
With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
- 2021-04-07 12:49:01下载
- 积分：1
-
eDP
eDP接口TFT-LCD显示驱动原码（verilog+c）(eDP Interface TFT-LCD display driver source code (verilog+c))
- 2020-10-17 09:17:27下载
- 积分：1
-
frame_decode_and_encode
一个用Verilog编写的编帧、解帧及码速匹配的程序，相当经典(Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!)
- 2006-07-12 15:10:07下载
- 积分：1
-
bayer2rgb
bayer to rgb,
module Bayer2RGB(
input MainClk,
input nRST,
input iVsync,
input iHref,
input[9:0] iPixelData,
&nbs
- 2022-08-17 06:48:57下载
- 积分：1
-
GetCPU
动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code
)
- 2014-06-28 18:56:23下载
- 积分：1
