-
DUC数字上变频设计
上变频
- 2022-06-30 10:42:05下载
- 积分：1
-
acx735_usb_ddr3_tft
说明： USB传图至fpga板缓存至DDR内，FPGA再读出图像数据，显示在TFT彩屏上；(USB to the FPGA board cache DDR, FPGA read out the image data, display on the TFT color screen;)
- 2021-01-30 18:06:45下载
- 积分：1
-
基于FPGA的串口通信程序设计
本代码是一个基于FPGA的串口通信程序设计，程序采用Verilog语言编写，工程中已经加入了仿真模型，并设置了仿真，如果你的电脑也安装了modelsim-altera，就可以直接点击RTL仿真，就能出仿真结果了。程序的主要功能实串口测试，当FPGA芯片收到上位机发送的数据时将数据再发回到上位机，在串口助手上进行显示。
- 2022-03-22 10:58:18下载
- 积分：1
-
Verilog 的展位乘数
我们要提出新的 SRAM bitcell 以较少的功率消耗，读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计，通过新的设计相结合的虚拟接地与读取错误减少逻辑。
可调滞回 CMOS 施密特触发器
磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管，迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改，晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。
- 2022-07-26 16:57:48下载
- 积分：1
-
MAC_TxScheduler
Ethernet MAC-MII interface of Transmit
- 2014-02-15 00:35:25下载
- 积分：1
-
SystemOfTaxiFeeBasedOnVerilogHDL
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优
化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。
关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)
- 2007-09-11 10:52:52下载
- 积分：1
-
Verilog模块的缓存设计
这是 ；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。这是包含所有的额外的模块，电路和所需的执行。
- 2022-02-07 14:00:32下载
- 积分：1
-
ABencode
FPGA实现增量式光栅尺正交脉冲解码，基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
- 2020-11-21 20:59:36下载
- 积分：1
-
vhdl_codes
D-flip flop vhdl implement code
- 2012-04-13 14:03:13下载
- 积分：1
-
VGA为FPGA顶点4
应用背景控制VGA口。包括；SRC文件合成文件模拟文件；关键技术此代码已在Xilinx的FPGA技术实现在顶点4；技术：Xilinx Virtex系列VGA
- 2022-04-08 23:24:25下载
- 积分：1
