网站首页

Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen

于 2023-07-28 发布文件大小:40.92 kB

 0  97

下载积分: 2 下载次数: 1

我要下载

代码说明：

Qutuas II v7.1的key_gen 对sp1无效这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!
本程序使用vhdl编写的jtag接口实现程序,其中有些功能未能实现,希望有人能够帮忙完善!-vhdl the procedures used to prepare the jtag interface procedures, which some of them did not materialize, hope someone can help perfect!

2022-03-01 07:15:01下载

积分：1
sine_cordic
generate sine wave. Inputs : Amplitude, phasein, frequency

2013-07-22 10:25:41下载

积分：1
ＦＰＧＡ设计中的一些经典例子对学习ＦＰＧＡ的人会有帮助...
ＦＰＧＡ设计中的一些经典例子对学习ＦＰＧＡ的人会有帮助-FPGA design of some of the classic examples of people learning FPGA would be helpful

2022-05-23 13:59:58下载

积分：1
psk_rician-channel-MATLAB
QPSK在赖斯信道下的模拟仿真，包括K=6和K=10下的情况(QPSK in, Laisi Xin Road, under the simulation, including the case of K = 6 and K = 10 under)

2013-04-26 21:30:18下载

积分：1
这是用VHDL编写的FPGA与计算机进行串口通信的程序和一个LED程序...
这是用VHDL编写的FPGA与计算机进行串口通信的程序和一个LED程序-VHDL and FPGA prepared by the computer serial communication procedures and an LED procedures

2022-01-25 15:54:47下载

积分：1
codelock
说明：用VHDL实现密码锁功能，用状态机实现，分管理员和用户两种功能，可分别修改密码，重置密码等。(codelock，VHDL，state)

2010-03-19 13:32:14下载

积分：1
明德扬科教之Gvim_20170511
FPGA核心板EP4CE10F17C8电路原理图(Circuit schematic diagram of EP4CE10F17C8 core board of FPGA)

2021-04-14 19:58:55下载

积分：1
fenpin
开发工具是quartus II 7.0以上版本，这是一个verilog语言的分频器设计，个人作业设计，供参考学习(verilog，quartus II 7.0)

2012-06-15 11:02:00下载

积分：1
Keil C51和A51，AVR uedit x86汇编的亮点，VHDL格式
Uedit中对Keil C51、A51、avr、x86汇编以及VHDL语言的突出显示格式文件-Uedit of Keil C51, A51, avr, x86 VHDL compilation of the highlights format

2023-05-12 11:00:04下载

积分：1
uart_tx
FPGA UART 发送端程序 verilog语言编写 9600波特率实用(UART transmit side program verilog language 9600 baud)

2013-08-14 16:33:34下载

积分：1

696518资源总数
106182会员总数
24今日下载

Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen

0 个回复

热门标签

热门下载