-
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)
- 2016-06-12 16:31:51下载
- 积分:1
-
BT656_RGB
将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
- 2021-03-22 09:29:17下载
- 积分:1
-
基于fpga的DDS程序 AD9767
基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
- 2020-06-20 21:00:01下载
- 积分:1
-
veriloge计算
1.設計一計數器,計算輸入信號(pulse)的高準位有多少個時脈週期,並將計數結果輸出至(cnt_value)。2.使用hw1_tb.v當Top level Testbench 。3.注意cnt_value只能在每次輸入信號(pulse)負緣後變化一次。
- 2022-02-28 22:23:43下载
- 积分:1
-
Flash-Memory-RAM
周立功Fusion StartKit,fpga开发板的实验例程,Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)
- 2013-03-07 20:36:48下载
- 积分:1
-
MPSK-modulation-and-demodulati
MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
- 2014-02-28 15:23:56下载
- 积分:1
-
DS28E01_final
基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
- 2020-11-24 21:29:34下载
- 积分:1
-
RISC 微控制器
RISCMCU 基于功能和 Atmel AVR AT90S1200 RISC 微控制器指令集。
该项目的目的是设计完整的 Atmel AVR AT90S1200。的
微控制器必须能够放入该有针对性的 FPGA 设备,是 Altera
EPF10K20,在 Altera UP1 教育董事会中提供。不能的功能
在 FPGA (模拟比较器、 上拉电阻等) 和哪些不实施
关键的 CPU (看门狗重启等) 的操作将被忽略。
- 2022-07-09 11:32:13下载
- 积分:1
-
Digital-clock
数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
- 2013-07-18 18:11:44下载
- 积分:1
-
verilog触发器
verilog触发器,属于数字电子技术实验入门的资料。
- 2022-04-28 18:36:04下载
- 积分:1