-
简易信号发生器 FPGA
说明： 简易信号发生器，可以实现简单的信号实现，任意波编辑，通过FPGA的verilog语言实现功能，自测可以正常使用。(Simple signal generator, can realize simple signal realization, arbitrary wave editing, through FPGA Verilog language function, self-test can be used normally.)
- 2021-03-25 11:15:32下载
- 积分：1
-
基于FPGA的信号发生器
adder32.v 32位加法器D_FFbe.v 频率控制器DFFAF2.V 相位累加器rom.mif 正弦ROMsquare.v 方波trianle.v 三角波
- 2022-09-24 06:30:02下载
- 积分：1
-
basys3 官方教程
四个实验带你入门Basys3，快速入门，轻松上手74 系列IP 封装实验示波器实验设计信号发生器实验设计Microblaze 串口实验内附源码
- 2022-03-04 17:04:59下载
- 积分：1
-
DCT
用verilog语言实现DCT编解码
附有DCT的说明(Using Verilog language realize DCT codec with a description of DCT)
- 2020-11-14 15:19:41下载
- 积分：1
-
add1A
用于实现锁相光子计数技术的累加器，verilog语言(Accumulator achieve specific cases for accumulator lock detection of photon counting technique)
- 2016-04-09 11:13:25下载
- 积分：1
-
DE2_115_Synthesizer
FPGA implementation of simple Multi-tone Electronic Keyboard using DE2-115 board with a PS/2 keyboard and speaker
- 2013-08-20 19:48:32下载
- 积分：1
-
SineGen
Basic VHDL code to create a sine wave generator for an FPGA board.
- 2014-01-24 01:04:15下载
- 积分：1
-
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data
- 2021-02-04 13:49:57下载
- 积分：1
-
不使用乘法器的乘法运算
无需使用任何乘法器乘法运算。乘法是通过使用移位操作，并找出一些乘法创新的想法，无需使用乘数。
- 2022-11-10 12:45:03下载
- 积分：1
-
EDAcodelock
能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动(EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter)
- 2009-05-07 09:44:30下载
- 积分：1
