登录
首页 » Verilog » fifo

fifo

于 2023-08-14 发布 文件大小:221.73 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

fifo是一种先进先出的缓存器,广泛运用在跨时钟域设计,数据缓存中,根据读写可以同步,也可以异步,是一种非常好用的缓存器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • altera
    altera官方的各种有用的参考资料,都是自己收集的,遇到问题可以很方便的查看(altera official variety of useful references, are their own collection, problems can easily view)
    2014-06-02 10:39:18下载
    积分:1
  • FPGA-IMPLEMENTATIONS-OF-THE-DES
    FPGA based design and Implementation of Advanced Encryption Standard
    2015-07-20 23:33:11下载
    积分:1
  • PulseWidth_detector_VHDL
    通信控制中常用的脉冲宽度检测程序,VHDL模块化编成实现(原创)(communication control used in pulse width detection procedures, VHDL modular organization to achieve (original))
    2007-03-28 17:41:46下载
    积分:1
  • WB_I2C
    Routine for I2C in VHDL
    2009-03-21 03:32:58下载
    积分:1
  • 数据检测器
    说明:  设计一个串行数据检测器,当连续输入三个或更多1时输出1,否则输出0(Design a detector for serial data It outputs 1 when three or more 1 input continuously and outputs 0 otherwise)
    2020-01-02 15:24:34下载
    积分:1
  • 0 2
    说明:  基于labVIEW,控制电机等工作实例,程序基本完整(Based on labVIEW, control motor and other working cases, the program is basically complete)
    2018-01-24 09:09:20下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • 32位计数器 Verilog
    实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。
    2022-12-19 14:15:04下载
    积分:1
  • AD7768 Verilog Driver
    说明:  8通道24Bit同步A/D芯片AD7768的SPI接口例程(SPI interface routine of 8-channel 24bit synchronous A / D chip ad7768)
    2020-01-10 21:13:21下载
    积分:1
  • 基于VHDL的UART控制器设计
    UART模块的VHDL语言设计(Design of VHDL language based on UART module)
    2017-11-13 23:56:26下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载