网站首页

fifo

于 2023-08-14 发布文件大小:221.73 kB

 0  21

下载积分: 2 下载次数: 1

我要下载

代码说明：

fifo是一种先进先出的缓存器，广泛运用在跨时钟域设计，数据缓存中，根据读写可以同步，也可以异步，是一种非常好用的缓存器。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Three-phase-power
利用FPGA，产生三相SPWM波，与后继硬件电路配合，形成三相电源。高效，实用。(Using FPGA, produce three-phase SPWM wave, with subsequent hardware circuit with the formation of three-phase power. Efficient and practical.)

2021-04-06 23:49:02下载

积分：1
RapidIO_avalonst
RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)

2017-05-31 22:50:11下载

积分：1
QPSK
说明：基于FPGA的QPSK调制解调电路设计与实现 (QPSK)

2010-04-07 14:15:21下载

积分：1
200751312232682560
可以实现DDC各个模块的功能，如内插、抽取、FIR滤波等功能(DDC can realize the function of each module, such as interpolation, extraction, FIR filtering)

2007-10-21 12:50:20下载

积分：1
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))

2012-11-03 10:35:49下载

积分：1
sqrt_pipeline
说明： Matlab - to hdl code for square root

2020-06-17 12:20:02下载

积分：1
test-bench
如何编写测试文件，，test bench的编写方法和是列，，总结的非常好的东西(how to code test bench in verilog)

2012-03-31 08:38:24下载

积分：1
my_SMG_Fengzhuang
FPGA 数码管接口例化编程，学习初级入门verilog编程技术(FPGA 数码管接口例化编程)

2015-01-05 20:43:50下载

积分：1
fir_lms
基于FPGA的自适应滤波器的实现。采用Verilog编程，2阶滤波器。(FPGA-based realization of the adaptive filter. Using Verilog programming, 2-order filter.)

2009-04-27 12:06:25下载

积分：1
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
VHDL Code For Full Adder By Data Flow Modelling

2013-11-08 00:39:04下载

积分：1

696524资源总数
103945会员总数
46今日下载

fifo

0 个回复

热门标签

热门下载