登录
首页 » VHDL » 四人抢答器,已通过编译,仿真,包括抢答识别、计分、计时、数字显示等功能。...

四人抢答器,已通过编译,仿真,包括抢答识别、计分、计时、数字显示等功能。...

于 2023-08-16 发布 文件大小:2.26 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

四人抢答器,已通过编译,仿真,包括抢答识别、计分、计时、数字显示等功能。-Four Responder, has passed the compilation, simulation, including the answer in his identification, scoring, timing and digital display.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制
    用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制-Using Verilog languages realize NAND Flash block to control access as well as the synchronization FIFO control
    2022-03-12 08:35:58下载
    积分:1
  • FIFO
    fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)
    2014-05-07 21:28:49下载
    积分:1
  • pid_controler_latest.tar
    PID控制器的verilog实现,做闭环控制器的人可以参考(PID controller verilog implementation of closed-loop controller may make reference to)
    2010-10-23 17:09:15下载
    积分:1
  • 直接序列扩频通信系统VHDL仿真
    直接序列扩频通信系统: 包含: 信源、扰码、交织、直扩、BPSK调制、解调、相关、解交织、解扰 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-23 18:07:56下载
    积分:1
  • 本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.
    本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.
    2022-09-14 19:00:03下载
    积分:1
  • VHDL_course
    VHDL实用教程,详细介绍VHDL语法、开发环境、应用实例等。。。(VHDL course)
    2021-04-01 13:29:08下载
    积分:1
  • The_Ten_Commands_of_Excellent_Design
    介绍了FPGA设计的十大准则,对初学者很有用,对于工作多年的同志,也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)
    2009-09-26 16:44:29下载
    积分:1
  • SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备...
    SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器,寄存器中存放的是奇数帧的同步头,也就是110。 EVEN_9BHREG是一个8位的备份寄存器,寄存器中存放的是偶数帧的同步头,也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.
    2022-05-15 03:11:22下载
    积分:1
  • eda技术与vhdl课件,很经典的学习课件
    eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
    2022-05-18 23:44:31下载
    积分:1
  • 音频最新项目
    音频编解码器 (ADPCM 1 位)代码是准备 Altera 旋风 II DE1 起动器板和它进行了测试,您可以修改代码,并使用它们在任何项目中。岩心描述:采样频率: 44100hz频道: 立体声比特率: 1 位每 Sample(So it is: 44.1 * 2 = 88.2kbps)压缩比: 16: 1VHDL 代码包括:1 位 ADPCM Decoder(x2)、 I2S Driver(x1)、 I2C Driver(x1)、 快闪记忆体 Driver(x1),键盘 Driver(x1)、 LED Bar(x1)、 容量和配置 Engine(x1)。Codec(Encoder/Decoder) 是可以使用它来编码 PCM 原始的波形文件,然后刻录的 Win32 应用程序中可用 *。DJ 文件到闪光灯,确保 flash 不是已经清楚 (你可以使用 EDK 控制面板来清除和程序 flash) 在 FPGA 上运行的代码。那里是没有专利或版权,这免费的每个人在任何项目中使用。
    2023-08-28 07:45:05下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载