网站首页

Combined unit GPS clock synchronization detection unit merger GPS synchronized c...

于 2023-05-04 发布文件大小:1.17 kB

 0  27

下载积分: 2 下载次数: 1

我要下载

代码说明：

合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

8-fft
FFT 8 PT RDX 2 USING VERILOG

2014-03-31 02:35:31下载

积分：1
FMCOS
复旦cpu COS

2015-12-23 15:53:42下载

积分：1
异步FIFO
自己编写的同步和异步FIFO的verilog代码，验证过，有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)

2020-07-03 07:00:02下载

积分：1
Data Encryption Standard or DES
加密已经成为我们生活的一部分，我们

2022-04-28 04:42:22下载

积分：1
multiplier.tar
用vhdl实现的booth算法乘法器，包含了multiplexer和rca adder，同时提供了一个测试文件，modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)

2021-04-14 13:18:55下载

积分：1
fft64
使用两个8点FFT完成64-point FFT(64-point FFT)

2013-01-15 04:57:52下载

积分：1
Block-Landscape-Design
3D的效果，逼真的视觉享受，真实的场景。(3D effects, realistic visual experience, the real scene.)

2014-06-10 19:28:29下载

积分：1
乐曲演奏电路，可以播放歌曲在数码管上显示相同的时间…
乐曲演奏电路，能演奏歌曲，同时在数码管上显示演奏的乐曲音符的数字。-Music concert circuit, can play songs at the same time in the digital tube displays the number of notes played music.

2023-01-23 08:45:03下载

积分：1
用VHDL语言设计四位全加器，有低位进位和高位进位。
用VHDL语言设计四位全加器，有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.

2022-03-20 15:03:38下载

积分：1
PWM的产生
这是脉冲宽度调制技术的VHDL代码，包括一个比较器，正弦波发生器，锯齿波发生器，脉冲宽度调制器等。

2022-08-08 11:19:53下载

积分：1

696522资源总数
104049会员总数
30今日下载

Combined unit GPS clock synchronization detection unit merger GPS synchronized c...

0 个回复

热门标签

热门下载