登录
首页 » VHDL » coreahblite代码

coreahblite代码

于 2023-08-27 发布 文件大小:9.83 kB
0 19
下载积分: 2 下载次数: 1

代码说明:

amba ahblite总线时序转并口时序,可访问sram/flash/mram,适用于smartfusion2系统,arm内核对外进行数据访问。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • OFDM_QPSK
    给予QPSK调制的OFDM例程,简单明了的表述了OFDM的通信原理(Given OFDM QPSK modulation routine, simple expressions of OFDM communication theory)
    2013-08-15 14:26:43下载
    积分:1
  • controller
    说明:  alu control 控制 部件 alu control 控制 部件(alu control)
    2010-04-30 10:55:26下载
    积分:1
  • FPGA实现CAN总线控制器源码
    说明:  参照can芯片 saj1000控制器结构,写的can控制器(According to the structure of can chip saj1000 controller, the CAN controller is written)
    2021-01-19 21:38:41下载
    积分:1
  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • VHDL教学的经典之作,大家学习必看的书籍。
    VHDL教学的经典之作,大家学习必看的书籍。-VHDL teaching classic, must-see U.S. study books.
    2022-12-05 21:15:06下载
    积分:1
  • Xilinx_AXI
    说明:  AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream
    2020-04-21 01:18:30下载
    积分:1
  • CACPU
    basic cpu design in verilog
    2016-01-11 23:26:01下载
    积分:1
  • Electronic clock and simulation of VHDL procedures vhdl source code
    电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
    2022-01-28 11:10:39下载
    积分:1
  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • generate-coordinates
    使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)
    2013-08-28 11:03:46下载
    积分:1
  • 696524资源总数
  • 103843会员总数
  • 49今日下载