-
Verilog-SRAM
用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
- 2020-12-09 15:39:18下载
- 积分：1
-
6502原码
6502原码，即视频编码方面的代码，对初学者有好处，大家喜欢的话记得顶一下哈，好不容易才能弄个出来啦的
- 2022-12-17 15:25:04下载
- 积分：1
-
vhdl
code for fft non synthesisable in xilinx ise
- 2013-09-30 13:16:13下载
- 积分：1
-
UART
说明： 串口通信vivado实现，带有仿真文件，可实现数据收发(the uart program based on vivado)
- 2020-07-02 16:15:57下载
- 积分：1
-
CRC
自己写的CRC的Verilog代码，在网上收集的crc相关的代码以及crc的matlab仿真代码(The CRC Verilog code written by myself, CRC related codes collected on the Internet and CRC matlab simulation code)
- 2020-06-17 15:42:36下载
- 积分：1
-
UART0407
ise平台模拟UART，并与PC机实现收发（+1）(ISE platform simulation UART and transceiver.)
- 2013-04-22 15:38:36下载
- 积分：1
-
32位流水线浮点加法器
浮点系统是为在大动态范围内提供高分辨率而开发的。当动态范围有限的定点系统出现故障时，浮点系统通常可以提供解决方案。然而，浮点系统带来了速度和复杂性的惩罚。大多数微处理器浮点系统符合已出版的单精度或双精度IEEE浮点标准。
- 2022-02-07 22:08:07下载
- 积分：1
-
cpu8bit
这是一个计算机组成原理综合性实验：设计8位cpu。该cpu是8bit的代码，包含有4个寄存器，一个存储器，还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)
- 2020-07-01 08:40:01下载
- 积分：1
-
qsys-niosii-triple-speed-ethernet-3c120-v10-1
qsys-niosii-triple-speed-ethernet-3c120-v10-1
- 2023-09-07 11:45:04下载
- 积分：1
-
verilog_DATA_displays
使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)
- 2014-01-16 10:49:55下载
- 积分：1
