登录
首页 » VHDL » 异步串行接口电路及数据传输模块设计

异步串行接口电路及数据传输模块设计

于 2023-09-07 发布 文件大小:825.66 kB
0 207
下载积分: 2 下载次数: 1

代码说明:

设计要求1) 每帧数据供 10 位,其中 1位启动, 8位数据, 1位 停止。2) 波特率为: 9600 。3) 收发误码率

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 小梅哥RTL8211PHYFPGA
    说明:  基于RTL8211以太网芯片开发的以太网通信代码,使用Quartus编程,FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)
    2020-09-17 21:47:55下载
    积分:1
  • 32位二进制除法器2
    2023-01-06 11:10:03下载
    积分:1
  • gtx_aurora_zc706_example
    Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议,通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式,以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high-speed transmission that enables data transfer between two devices over one or more serial links. Protocol Aurora protocol can support two data transfer modes, stream and frame, as well as full-duplex, simplex and other data communications.)
    2018-01-23 08:53:37下载
    积分:1
  • is done in the laboratory in the loss of 60 counts, and LED show.
    是我们在在实验室做的摸60计数,并用LED显示出来。-is done in the laboratory in the loss of 60 counts, and LED show.
    2022-03-21 19:17:50下载
    积分:1
  • 自己编的VHDL的波形发生器 做信号的可以
    自己编的VHDL的波形发生器 做信号的可以-BOXING
    2022-05-27 22:47:53下载
    积分:1
  • 扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现
    扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现-Frequency-hopping communication QUARTUS7.0 expanded development environment in the VHDL source code and the achievement of the overall block diagram
    2023-08-17 13:20:04下载
    积分:1
  • Cirrus Logic EP9302 原理图 ORCAD格式
    Cirrus Logic EP9302 原理图 ORCAD格式-Cirrus Logic EP9302 schematic ORCAD format
    2022-08-22 05:47:43下载
    积分:1
  • NiosII _练习_ ver3 NiosII for旋风,这3。
    NiosII_Exercises_Ver3,this niosII 3.o for cyclone
    2023-08-22 22:50:04下载
    积分:1
  • 用CPLD驱动扬声器实现音乐的播放,程序是用VERILOG写的,
    用CPLD驱动扬声器实现音乐的播放,程序是用VERILOG写的,-CPLD driver speakers with music player, the program is written in VERILOG,
    2022-03-20 12:37:01下载
    积分:1
  • frame_syn
    通信系统中数据的传输以帧为单位,在FPGA中帧头检测是通信系统中的一部分,该程序实现了FPGA中帧头的检测。(Transmission of data in a communication system in units of frames, the frame header is detected in the FPGA part of the communication system, the realization of the frame header is detected in the FPGA.)
    2014-08-27 16:02:54下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载