FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用...
于 2022-04-17 发布
文件大小:1,003.92 kB
0 128
下载积分: 2
下载次数: 1
代码说明：
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用-FPGA VERILOG using DCFIFO realize cross-clock domain data transfer, has been verified, directly available
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
