登录
首页 » VHDL » murata ads 2011 model

murata ads 2011 model

于 2023-09-10 发布 文件大小:1.88 MB
0 43
下载积分: 2 下载次数: 1

代码说明:

ADS是安捷伦科技公司的EDA软件这个库的等效电路数据使用ADS2011,后来只。(请参阅ADS2009U1有关图书馆的信息和更早版本)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bubblesort1024ram
    说明:  快速冒泡排序基于FPGA实现,有测试文件以及设计图,实现1024*32位数序的多数排序,突破传统是的REG类型少数排序,利用RAM,针对RAM中的无序数的地址调换,达到排序目的,仅供学习交流(Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking tradition is a REG types of minority sorting, the use of RAM, the disorder for the RAM address of the number of exchange, to sort purpose, only to learn the exchange of.)
    2010-03-24 15:19:50下载
    积分:1
  • verilog HDL verilog HDL verilog HDL
    verilog HDL verilog HDL verilog HDL -verilog HDL
    2022-02-09 14:27:35下载
    积分:1
  • LCD1602
    这是一个LCD1602底层驱动代码,TI公司LM3S系列的(This is a LCD1602 underlying driver code, TI company LM3S series)
    2013-10-30 16:40:45下载
    积分:1
  • TR0114 VHDL Language Reference
    TR0114 VHDL Language Reference
    2022-03-22 11:52:47下载
    积分:1
  • mp3codec
    it is used to compile codec
    2009-03-04 17:00:53下载
    积分:1
  • arm
    ARM教程,理解精辟,言简意赅,不错哦,欢迎大家看看(arm language )
    2009-02-18 20:06:42下载
    积分:1
  • 存储示波器,功能齐全通过验证,毕业设计用
    存储示波器,功能齐全通过验证,毕业设计用-Storage oscilloscope, a full-featured validated, graduation design
    2022-03-21 02:58:36下载
    积分:1
  • shuzijishiqi
    基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))
    2016-12-05 19:57:07下载
    积分:1
  • 非常多的verilog实例,对于刚入门者比较有用
    非常多的verilog实例,对于刚入门者比较有用-lot of verilog example, just beginners more useful
    2022-03-17 16:05:10下载
    积分:1
  • freeDev数字应用开发板中的七段数码管的IP核的verilog实现
    freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog
    2022-01-31 19:57:07下载
    积分:1
  • 696545资源总数
  • 101607会员总数
  • 67今日下载