▍1. CRC
10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)
更多选项
▍3. 11bit_Barker_code
设计11位巴克码序列峰值检测器，巴克码相关器原理：巴克码相关器能够检测巴克码序列峰值，并且能够在1bits错误情况下检测巴克码序列峰值。(A 11-bit Barker code sequence peak detector is designed. The principle of Barker code correlator is that the Barker code correlator can detect the peak value of Barker code sequence and detect the peak value of Barker code sequence in the case of 1 bits error.)
▍4. 11bit_Barker_code
说明： 设计11位巴克码序列峰值检测器，巴克码相关器原理：巴克码相关器能够检测巴克码序列峰值，并且能够在1bits错误情况下检测巴克码序列峰值。(A 11-bit Barker code sequence peak detector is designed. The principle of Barker code correlator is that the Barker code correlator can detect the peak value of Barker code sequence and detect the peak value of Barker code sequence in the case of 1 bits error.)
▍5. 8bit_frequency_meter
设计一个8位的简易频率计，测出信号的频率，即1s内变化的次数。(An 8-bit simple frequency meter is designed to measure the frequency of the signal, i.e. the number of changes in one second.)
▍6. 8bit_frequency_meter
说明： 设计一个8位的简易频率计，测出信号的频率，即1s内变化的次数。(An 8-bit simple frequency meter is designed to measure the frequency of the signal, i.e. the number of changes in one second.)
▍7. cfi_ctrl
CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
▍8. cfi_ctrl
说明： CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
▍9. Raster_Requ_Ctrl
电路四倍频算法，具有去毛刺，整形功能，方向及计数(Circuit quadruple frequency algorithm, with deburring, shaping function)
▍10. 电路四倍频算法
说明： 电路四倍频算法，具有去毛刺，整形功能，方向及计数(Circuit quadruple frequency algorithm, with deburring, shaping function)
▍11. anjian_xd
Verilog实现按键消抖，工程，已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
▍12. anjian_xd
说明： Verilog实现按键消抖，工程，已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
▍13. eetop.cn_FPGA数字信号处理实现原理及方法
本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
▍14. eetop.cn_FPGA数字信号处理实现原理及方法
说明： 本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
▍15. chaoshengbo_diatance_hc_sr_04
实现Verilog编程，实现超声波测距模块实现测距功能，并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
▍16. chaoshengbo_diatance_hc_sr_04
说明： 实现Verilog编程，实现超声波测距模块实现测距功能，并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
▍19. pwm_smg_display
用三个按键控制pwm输出 key0控制是选着显示/改变频率或占空比 key1控制增加 key2控制减少 数码管显示频率或占空比 频率单位默认Hz（500-20KHz） 占空比范围（0.1-0.9）(Control PWM output with three keys Key0 controls display/change frequency or duty cycle optionally Key1 controls the increase Key2 controls are reduced Digital tube display frequency or duty ratio Frequency unit default Hz (500-20khz) Duty cycle range (0.1-0.9))
▍20. pwm_smg_display
说明： 用三个按键控制pwm输出 key0控制是选着显示/改变频率或占空比 key1控制增加 key2控制减少 数码管显示频率或占空比 频率单位默认Hz（500-20KHz） 占空比范围（0.1-0.9）(Control PWM output with three keys Key0 controls display/change frequency or duty cycle optionally Key1 controls the increase Key2 controls are reduced Digital tube display frequency or duty ratio Frequency unit default Hz (500-20khz) Duty cycle range (0.1-0.9))
本站资源：696524 个
本站会员：103945 个
总计下载：488431 次
今日上传：0 个
- 优秀论文及配套源码 SVM Short-term-Load-Forecasting
- 综合能源优化含储能
- 用遗传算法改进粒子群GA-PSO算法
- 通过粒子群能够很好的解决优化问题 pso
- 天牛群算法 BSO
- 混沌粒子群优化算法
- 2019年中国研究生数学建模竞赛E题
- 智能算法的Matlab仿真程序及教程
- 《MATLAB R2016a神经网络设计与应用28个案例分析》随书代码
- BAS BP论文及代码
- denoising
- Airy 基模高斯光束
- EMS Microgrid
- 2012年全国大学生数学建模竞赛题目--葡萄酒的评价Wines-Evaluation
- GA-bp
- 本人调试的大作业 源程序模型+论文 intelligent_control_modle
- LSTM的例子、单向LSTM、双向LSTM、多层LSTM
- 遗传算法优化BP网络案例
- 通过yalmip平台调用cplex求解器 microgrid Cplex
- 基于lstm算法在MATLAB对短期风速进行预测 LSTM-regression-master
