-
计算广告 pdf
【实例简介】计算广告 良心之所
- 2021-11-14 00:34:14下载
- 积分：1
-
基于STM32俄罗斯方块源代码.zip
【实例简介】基于STM32俄罗斯方块源程序，拿来和大家分享一下，共同学习。
- 2021-12-02 00:43:47下载
- 积分：1
-
心率检测系统的设计论文
心率检测系统的设计论文，ti杯电子设计大赛优秀论文右手接至低通前置放大电路滤波器输左手入端共模电压右腿驱动屏蔽动右腿退导联屏蔽线图2前置放人电路框图1)前賢放大调理针对心电信号高增益,高输入阻抗,高垬模抑訇比,低噪声,低漂移和合适带宽的采集要求,采用仪表放大器,以获得良好的综合性能。所以采用仪用放大器AD620只要用只外接电阻便可设置放大器的增益,增益G为494人R2)右腿驱动电路将右腿连接到一个辅助的运算放大器的输出端,把混杂于原始心电信号中的共模噪声提取出来,经过一级倒相放大后,再返回到人体,使它们相互叠加,从而减小人体共模干扰的绝对值,提高信噪比。本电路采用高精度运算放大器O217。通过这个负反馈结构,可大大抑制测量过程屮前置敚大器输入端共模电压的影响。此外,右腿驱动电路还可以提供电气上的安全性。3)屏蔽驱动电路屏蔽驱动器是一个同相电压跟随器,将放大器的输出端和屏蔽相连,将屏蔽线和地隔开,并且对于50Ⅳz的共模干扰信号来说,从人体输入的两路信号是相等的导联线和屏蔽线之间的电压差为0,从而消除了其间的电容,提高了输入电路的阻抗,降低人与地之间的漏电流。如图3所小220kTT1点2R图3带屏蔽驱动、右腿驱动的前置放大调理电路经过前置放大器后心电信号被放大的倍数为49.4KG=1+51IK∥(24.9K+24.9K)(2)高通滤波电路的设计电极与皮肤表面之间容易产生直流偏压,为了消除这部分的干扰,需要采取高通滤波电路图4所示予以滤除,其截止频率为≈0.5Hz2丌√RR,CC22x√22X×47K×101×10U4BQPZITT图4二阶高通滤波电路(3)低通滤波电路的设计噪声来源一类是各种电子设备辐射出的高频噪声,一类是市电的50z噪声。通常情况下后者影响尤为明显。对这些噪声的滤波需要用到滤波器。低通滤波器(电路图如图5)通常情况下截止频率选择在100Hz以下。低通截止频率为2兀√RR1CC42√24K×24K×0.047×Dm≈100H2T745TQP2171图5二阶低通滤波电路(4)50Hz陷波电路的设计为了去除人体或测试系统中产生的工频50Hz干扰34,需用带阻滤波器加以抑制。我们采用心电测量没备当前普煸采用的双T陷波电路滤除工频干扰,其参数计R算公式为:2可C其中f为滤去频率,如图6所小。USD图650Hz陷波电路(5)后置放大电路及抬升电路的设计因为wsP430F169模数转换器的范围为0~2.5V,所以要对采集的心电信号进行拾升如此在实现后置放大的过程中,既要考虑信号中平的提升,又要实现信号的放大。放大器芯片用INA217。具体电路如图7所示图7后置放大发抬升电路放大倍数为:G=110K10KRIK抬升电路有对放大信号拾升了1.25V(6)电源电路的设计电源电路的设计是由电平转换器760,线性调节器MX8511,电压基准REF3025及电池盒组成,如图8所示电源电路图8电源电路31.3元件的布局和PCB板的设计在PCB板中,包含多种类型的电路,为了避免各部分电路中信号相互耦合而生千扰,对不同类型的电路部分进行分离布局是PCB板设计的一个基本原则。各部分之间不仅应保持相当距离,还要分开走线。电源系统的布线包括电源线VDD和地线vSs的布线,是系统抗干扰的个重要部分。VDD和wSS应尽可能扩大面积,以防止因电磁能量较强而产生电磁干扰能量的发射,这也是保证高频信号到地之间具有低阻抗的措施3.2软件设计软件设计的关键是对MSP430F169的控制以及LCD显示。所有软件均采用C语言绽写。软件实现的功能是QRS波检测并算出心率,LCD显小波形以及SD卡存储3.2.1软件流程系统软件部分流程图9如下所示,开关按键按下后,屏幕显示L0GO图(江苏省TⅠ杯电子设计大赛),通过对各模块的初始化后,由中断定时服务实现对心电信号QRS波检测,心率计算,波形回放。系统初始化A/D采集LCG0显示N按键显示模块初始化
- 2020-12-01下载
- 积分：1
-
遗传算法车间布局源程序代码
用遗传算法解决车间布局问题的MATLAB程序代码，很好很强大！
- 2020-11-29下载
- 积分：1
-
SIFT算法MATLAB源码完整版
SIFT算法的MATLAB源码，不使用sift_win32，根据论文一步一步编写，对于学习理解SIFT算法有重要意义。建议单步执行学习。
- 2020-06-19下载
- 积分：1
-
BP神经网络的非线性系统建模——非线性函数拟合
BP神经网络的非线性系统建模——非线性函数拟合，更好的学习应用BP网络对非线性函数进行拟合……
- 2020-11-30下载
- 积分：1
-
一个漂亮的HTML5后台管理界面模板
给大家分享一个使用 HTML5 和 CSS3 技术的后台管理模板，HTML5 和 CSS3 加入了众多令人耳目一新的新特性，正引领着网页制作技术的革命。这套后台管理界面模板使用了 HTML5 和 CSS3 技术制作，主要特性：集成 jQuery Table Sorter 插件实现表格排序可快速整合 Google Chart API 的图表支持菜单收缩功能提供了各种样式效果跨浏览器兼容，IE7+、FF、Chrome 和 Opera这个模板可免费下载和使用，它的代码也很简洁，对于想要学习 HTML5 网站制作的朋友来说也是一个不错的选择。
- 2021-05-06下载
- 积分：1
-
全志 F1C600完整手册
The F1C600 processor represents Allwinner’s latest achievement in mobile applications processors. The processor targets the needs of boombox markets. F1C600 processor is based on the ARM9 CPU architecture with a high degree of functional integration. F1C600 supports Full HD video playback, iAllwinnerTechnologyRevision HistoryRevision historyVersionateDescriptionV1.0NoV10,2015nitia|Re|ease∨ersⅰonF10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 3AllwinnerTechnologyRevision HistoryTable of contentsDeclaration2Revision histeD。着,着垂Table of contents.:::::.:::::1:4Chapter 1.About This Documentation361.1 Documentation overview36Chapter 2 Overview....372.1 Processor features2.1.1, CPU Architecture2.2. Memory Subsystem....................382.2.1. Boot rom382.2.2 SDRAM382.2.3. SD/MMC Interface..:::··:·.:::::..:·.:::::::::::··:382.3. System Peripheral.382.3.1. Timer.382.3.2.|NT392.3.3.CCU392.3.4.DMA,392.3.5.PWM,392.4. Display subsystem39241. Display engine…,,…...:::::392.4.2. Display output.....39F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 4AllwinnerTechnologyRevision History2.5. Video Engine26.| mage Subsystem…D看看1,翻看、·着国,着,,,面面,2.6.1.CS|4看402.6. 2 CVBS Input402. 7. Audio Subsystem2.7.1, Audio codec2.8. System Peripherals2.8.1.USB2.00TG412.8.2. KEYADC412.8.3.Tl:::::412.8.4. Digital Audio Interface.....................2.8.5.UART412.8.6.SP412.8.7.TW|422.8.8.CIR422.8.9,RSB422.8.10.OWA.422.9 Package422.10. System block Diagram43Chapter3. System..........................,443.1. Memory Mapping….453.2. CCU2463.21 Overy3.2.2, FeatureF10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 5AllwinnerTechnologyRevision History3.2.3. Functionalities Description3.23.1. System bus….:.:::..a...:::::::非3.23.2 Bus clock tree473.2.4. CCU Register List…….473.2.5. CCU Register Description483.2.5. 1 PLL CPU Control Register3.2.5.2. PLL AUDIO Control register......................493.2.5.3. PLL VIDEO Control Register503.2.5.4. PLL VE Control Register513.2.5.5. PLL DDR Control Register3.2.5.6. PLL PERIPH Control Register...............523.2.5.7. CPU Clock Source register533.2.5.8. AHB/APB/HCLKC Configuration Register543.2.5.9. Bus Clock Gating Register O.......553.2.5. 10. Bus Clock Gating Register 1................553. 2.5.11. Bus Clock Gating Register 2563.2.5.12. SDMMCO Clock Register583.2.5.13. SDMMCl Clock Register.58325.14. DAUDIO Clock Register……593.2.5.15. OWA Clock Register.........................593.2.5.16. CIR Clock Register.603.2.5.17. USBPHY Clock Register603.2.5. 18 DRAM Gating register.603.2.5. 19 BE Clock Register61F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 6AllwinnerTechnologyRevision History3.2.5.20. FE Clock Register623. 2.5.21. TCON Clock Register623.2.5.22. De-interlacer Clock Register623.2.5.23. TVE Clock Register∴633.25.24. TVD Clock Register……643.2.5.25. CSI Clock Register643.2.5.26. VE Clock Register.......653.2.5.27. AUDIO CODEC Clock Register653.2.5.28. AVS Clock Register.653.2.5.29. PLL Stable Time register 0653.2.5.30. PLL Stable Time Register 1...............................................................653.2.5.31. PLL CPU Bias register663.2.5.32. PLL AUDIO Bias Register663.2.5.33. PLL VIDEO Bias Register663.2.5. 34 PLL VE Bias Register673.2.5.35.PLL_ DDR Bias Register…..,…,…,…673.2.5.36.PLL_PER| PH Bias Register……673.2.537.PLL_ CPU Tuning Register.……683.2.5.38. PLL DDR Tuning Register683.2.5.39. PLL AUDIO Pattern Control register........................693.2.5.40. PLL VIDEO Pattern Control Register.693.2.5. 41. PLL DDR Pattern Control Register3.2.5.42. Bus Software Reset Register O..3.2.5.43. Bus Software Reset register 1F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservecPage 7AllwinnerTechnologyRevision History3.2.5.44. Bus Software Reset Register 23.2.6. Programming guidelines3.2.6.1.PLL4看3.2.6.2.BUS3.3. Timer743.3 1. Overvi翻着看743.3.2, Feature…743.3.3. Functionalities Description..743.3.3.1. Typical Applications743.3.3.2. Functional block Diagram753.3.4.Timer Register List.......................753.3.5. Timer Register Description3.3.5.1. Timer IRQ Enable Register...763.3.5.2. Timer iRQ Status Register3.3.5.3. Timer 0 Control Register3.3.5.4. Timer o Interval value register .................................3.3.5.5. Timer 0 Current Value Register3.3.5.6. Timer 1 Control Register....3.3.5.7. Timer 1 Interval value register,7933.58. Timer1 Current Value Register…....…793.3.5.9. T imer 2 Control register3.3.5.10. Timer 2 Interval value Register803.3.5. 11 Timer 2 Current Value register3.3.5. 12 AVS Counter Control Register81F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 8AllwinnerTechnologyRevision History3.3.5.13. AVS Counter O Register.81335.14. AyS Counter1 Register.,,…,;…,…,…,…813.3.5.15. AVS Counter Divisor Register….,.,,,,…,,…3.3.5.16. Watchdog irQ Enable Register.………823.3.5.17. Watchdog statusster823.3.5.18. Watchdog Control Register83335.19. Watchdog Configuration Register……,,,…833.3.5.20. Watchdog Mode register....833.3.6. Programming Guidelines843.3.6.1. Timer,,84336.2. Watchdog….…843. 4, PWM853.4.1. Overview853.4.2 Feature853.4.3. Functionalities Description853. 1. Functional Block Diagram......着,着面853.4.4. Operation Principle863. 4.4.1. PWM output pins863.4.5. PWM Register List……3.4.6. PWM Register Description.....................3.4.6.1. PWM Control Register.3.4.6.2. PWM Channel 0 Period Register883.4.6.3. PWM Channel 1 Period register893.5.NTC.90F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 9AllwinnerTechnologyRevision History3.5.1. Overview903.5.2, Feature.:..:.:::::a:::.:::.:.a..:::::.:::::903.5.3. Functionalities Description903.5.3.1. Functional Block Diagram903.5.4.Interrupt source913.5.5. INTC Register List.....................................3.5.6. INTC Register Description…923.5.6.1. Interrupt Vector Register.……923.5.6.2. Interrupt base Address register933.5.6.3. NMI Interrupt Control Register933.5.6.4. Interrupt irQ Pending register o933.5.6.5. Interrupt iRQ Pending register 1...............933.5.6.6. Interrupt Enable register o933.5.6.7. Interrupt Enable Register 1.............933.5.6.8. Interrupt Mask register 0943.5.6.9. Interrupt Mask Register 1.::::943.5.6.10. Interrupt Response Register O.......943.5.6.11. Interrupt Response Register 1943.5.6.12. Interrupt Fast Forcing register 0943.5.6.13. Interrupt Fast Forcing Register 1....................................................................953.5.6. 14 Interrupt Source Priority Register O953.5.6.15. Interrupt Source Priority Register 1...973.5.6.16. Interrupt Source priority register 21003.5.6. 17 Interrupt source priority register 3102F10600 User Manual( Revision 1.0)Copyright O2015 Allwinner Technology. Co, Ltd. All Rights ReservedPage 10
- 2020-11-28下载
- 积分：1
-
14级软件工程专业本科优秀毕业设计（论文）——基于Android的个人理财软件的设计与实现 管理资料（开题报告，任务书，进度计划，实习报告，文献翻译等）
14级软件工程专业本科优秀毕业设计（论文）——基于Android的个人理财软件的设计与实现 管理资料（开题报告，任务书，进度计划，实习报告，文献翻译等）压缩包内包括“软件工程专业本科优秀毕业设计（论文）——基于Android的个人理财软件的设计与实现”的全部管理资料与毕业论文中设计图的源文档，具体内容如下，欢迎参考下载（另外，此文档的源代码，对应的毕业论文全文也同步上传至CSDN，欢迎参考）：01_毕业设计_论文_开题报告.docx02_毕业设计_论文_任务书.docx03_毕业设计_论文_进度计划.docx04_毕业设计_论文_中期检查.docx05_指导教师评分表.docx
- 2020-11-28下载
- 积分：1
-
clahe matlab代码
限制对比度的自适应直方图均衡化 matlab代码 可用于图像增强
- 2020-12-10下载
- 积分：1
|
联系客服（QQ：3324461878）
