-
sEMG基于肌电信号的深度学习数据集
delsys设备采集的表面肌电信号，16个手势动作，每个动作维持6s，休息4s，进行6次循环。类别标签通过最大面积法修正，效果较好。
- 2020-12-06下载
- 积分：1
-
最优化参考讲义（上海交大参考讲义）
详细介绍了最优化方法，是学习最优化的比较好的参考讲义第一章引言第一章引言§1.1最优化问题概述学科简述最优化理论与方法:研究某些数学上定义的问题的最优解,即对于给出的实际问题,从众多的方案中选出最优方案。最优化是一门应用性很强的年轻学科。比如:●工程设计中怎样选择参数,使得设计既满足要求又能降低成本;资源分配中,怎样的分配方案既能满足各方面的基本要求,又能获得好的经济效益:生产计划安排中,选择怎样的计划方案才能提高产值和利润;·原料配比冋题中,怎样确定各种成分的比例才能提高质量、降低成本,最优化问题分类最优化问题分类表分类标志变量个数变量性质约束情况极值个数日标个数函数关系问题性质时间单变量连续无约朿单峰单目标线性确定性静态类型离散随机性多变量函数约束多峰多日标非线性模糊性动态比如:线性规划,非线性规划,随机规划,非光滑规划,多目标规划,整数规划,工作步骤:用最优化方法解决实际问题,一般经过下列步骤1.提出最优化问题,收集有关数据和资料2.建ν最优化问题的数学模型确定变量,列出目标函数和约束条件;3.分析模型,选择合适的最优化方法4.求解,一般通过编制程序,用计算机求最优解5.最优解的检验和实施上述5个步骤常常相互支持、相互制约,在实践中反复交叉进行。模型的三要素:1.变量:最优化问题中待确定的某些量;2.约束条件:求最优解时对变量的某些限制,包括技术上的约束、资源上的约束和时间上的约束等,用等式、不等式、或可行集表示;1.1最优化闩题概述3.目标函数:最优化评价标准的数学描述,一般用最大或最小表示。最优化方法:解析法,直接法,数值解法,二、线性与非线性规划问题例1.1.1[食谱问题设市场上可以买到n种不同的食品,每种食品含有m种营养成分.每单位的笫j种食品售价为c;,且含有第种营养成分为a;设每人每天对第种营养成分的需求量不少于b;,试确定在保证营养的要求下的最经济食谱建立数学模型(1)根据问题的需要设置变量:设每人每天需要各种食品的数量分别为x1,…,xn(2)用所设置的变量把所追求的目标和听受的约束,用数学语言表述出来,得该问题的数学模型:(1.1.3)这里a11表示购买了x;个第种食品所包含的第种营养量,其中min是 minimize的简写,读作“极小化”,s.t.是 subject tol的简写,读作“受限制于”或“约束条件是”。(1.1.1)称为日标函数,(1.1.2)-(1.1.3)称为约束条件例1.1.2[资金使用问题]设有400万元资金,要求4年内使用完,若在一年使用资金x万元,则可得到效益√万元(效益不能再使用),当年不用的资金可存入银行,年利率为10%。试制订出资金的使用规划,以使4年效益总和为最大。显然,不同的使用方案取得的效益总和是不同的。如(1)第一年就把400万元全部用完,则效益总和为√400=20.0(万元)(2)若前三年均不用而存入银行,则第四年把本息和:400×(1.1)3=532.4(万元)全部用完,则效益总和为√52.4-23.07(万元),比第一方案效益大3万元多;(3)若运用最优化方法,可得如下最优方案第年第二年第三年第四年现有资金400342265.1152.8使用金额86.2104.2126.2152.8第一章引言效益总和为√86.2+√104.2+√126.2+√152.8=43.1(万元),是第方案效益总和的两倍多。建立数学模型:设变量x(i-1,2,3,4)分别表示第所使用的资佥数。所追求的目标-4年的效益总和最大,表为+√3+所受到的约束为每年的使用数额既不能为负数又不能超过当年资金拥有数,即第一年00,存在正整数K>0,使得当k>K时,有|(8)-洲0,使得对于任意的k有|)川0,存在正整数K>0,使得当k,l>K时,有|x()-xO川
- 2020-06-05下载
- 积分：1
-
多进制LDPC码改进算法研究
对多进制LDPC码的构造、译码、码长及码率等方面进行仿真研究，以期为多进制LDPC码的实用化发展提供设计参考。76科技论坛如图1建立了多进制LDPC码的仿真平台,主要对多进制LD-时,对多进制LDPC码的译码算法复杂度进行计算。经仿真分析和PC码构造方法、译码算法、不同码长和不同码率进行了仿真对比。计算,基于3种算法的多进制IDPC码在高码率时均具有逞近香农系统运用高斯编码,信道是高斯白噪声信道,调整方式釆用BPSK限的特性。Ig-FF-BP译码算法的计算复杂度低于FTBP和调制,最大迭代次数为30,并且i-PG随机构造方法构造的非规BP算法,虽然BP算法表现出更好的系统性能但前者更适合于硬则LDPC码的变量节点度分布服从4(x)-038354x+0023x2+0.574092。件实现。这对多进制LDPC码的实用化有较大意义,并且对有关多表1给出了用于仿貞实验的多进制IDPC码参数,他们均为八元域进制IDC码译码算法的应用领域也有重婆的参考意义。码型且校验矩阵H的列重为4。现在对多进制LDPC码的编译码整参考文献体系统中能够对码字纠错效果产生影响的参数分别进行性能仿真。[] Gallager R.G.L灬 w Density Parity Check Codes. IRE Transac-3仿真结果tions on Information Theory 1962, 8: 208-220图2分别给出了LDPC-Ⅰ按照 Mackay、r-FS、 rg-PEG、ir-PE、[2] MacKay D.J.C. and ncal r.m. Ncar Shannon limit performanccir-QC构造方法基丁Lg-FFT-B译码算法得到的八进制LDPC码 of low- density parity- -check codes. Electronics Letters,199,32:在不同信噪比条件下的误码率曲线。由图可以看出,随着信噪比的1645-1646增加,五种码的性能开始出现差异。ir-PEC构造方法的误码率性能「3] MACKAY D, W ISON S, DAY Y M.Corconstruc明显优于其它几种构造方法,在2dB的信噪比时,误码性能接近 tions of irregular Gallager codes[J. I Transaction on Communica106数量级。其次为ir-QC、rg-PEG、rg-PS,可以看出i-QC对比于tion,199,47(10:1449-1454ir-PEG构造方法,在2dB时有10数量级的误码率性能损失。并且[4]MC. Davey and D JC. Mac Kay. Low density parity check codesrg-PEG、rg-PS两种构造方法在低信噪比下误码率性能比较接近, over GF(q) J. IEEE Communication Letter,1998,2(6):165-167但其性能明显差于ir-QC构造方法。 Mackay构造方法性能最差,当[5jLan,YY.rai, L Chen,S.Lin,andK, Abdel- Ghaffar. a trellis信噪比大于2B时,已经呈蚬差错平底效应的趋势。由图可以看出 based method for removing cycles from bipartite graphs and corir-PEG构造方法的随机性好于ir-QC结构化构造算法码字伫能, struction of low density parity check codes[ J]. IEEE Communicarg-PEG构造方法的随机性也好于rg-PS结构化构造算法码字性 tion letters,2004,8(7):443-45能,这说明非规则随机构造算法的码字性能优于随机构造算法构造[6JmXu, Lei cher, Ivana Djurdjevic, Shu lin, and Khaled ah的码字性能;对应随机构造算法构造的码字性能优于结构构造算法dl- Chaffer. Construction of Regular and Irregular LDPC Codes:构造的码字性能。因此选用ir-PEG构造方法来构造校验矩阵。 Geometry Decomposition and Masking[. iEeE Transactions orl图3分别给出了LDPC-1采用i-PG构造方法基于 Information Theory,2007,53(1:121-134Log-FFT-BP、FT-BP和BP译码算法得到的八进制LDPC码在不[7] David J C. MacKay. ood Error Correcting Codes Based on同信噪比情况下的误码率血线。从图对比可看岀,随着信噪比的增 very Sparse. EEE Transaction on Information Theory,19加BP译码算法的性能优于Iog-FT-BP和FFT-BP译码算法,而(2:399-431Log-FFT-BP和上I-BP两种译码算法在相同的伽罗华域和高信噪[8 DAVEY MC. Error correction using low density parity check比下,误码率性能没有很大的差异。同时,Log-FFT-BP的译码性能 codes. Cambridge,U.K.Uniw. Cambridge,199在2B的信噪比时,误码性能接近⑩05数量级,已满足大部分通信⑨9 Wymeersch F., Steendam H and Moeneclaey M.Iog- domain要求。decoding of LDPC codes over GF(q IC). IEEE International Con-图4分别给出了使用i-PEG构造方法相同码率不同码长基于 ference on Communications,2004:772-775多进制Lg-FI-BP译码算法得到的八进制LDPC码在低信噪比情况下的误码率曲线。由图可得出,由于传输码字长度变大,多进制LDPC码的性能随之有着显著的提高由此可知多进制LDPC码的传输码字长度变长的话,其误码纠错性能会较短码更好。这是因为码字长度的增大,使得稀疏矩阵里非零元素所占据的百分比在对应减少,进而 anner图所看到的坏长在增大,纠错性能就变的更加好。从码长度来考志,码长度为1536时,误码率曲线基于GF8在信噪比为2dB时接近106数量级,首先考虑性能问题,基于满足大部分通信要求。其次考虑码长增长,会给系统编译码带来很高的复杂度,这对实际系统来说是很严峻的问题,最后考虑硬件系统在实际仿真测试中带来性能损失,需要软件仿真来留出至少1个数量级弹性变化范围,最终确定选取码长度1536为多进制IDPC码为系统码长图5分别给出了使用ir-PEG构造方法相同码长不同码率基于多进制Iog-FFT-BP译码算法得到的八进制IDC码在低信噪比情况下的误码率曲线从图中都可以看出,在码长相同的条件下,码率越低,多进制IDC码的性能越好,但是码率越低,信息的传输速率也随之下降,则导致系统的频带利用率越低。反之,随着码率的增大,系统的误码率性能随之下降。这是因为码率越高,参加校验的校验比特越少,也就是信道编码增加的冗余度越小,系统的可靠性也随之降低。由于在码长相同的情况下,码率12性能与其他码率相比有较好的性能,所以系统方案最终选取码率1/2的多进制LDPC码。结束语本文对多进制LDPC码的编译码整体系统中能够对码字纠错效果产生影响的参数分别进行验证,运用统变量的原则分别对校验矩阵构造算法,译码算法,码长和码率等参数进行仿真对比。同
- 2020-11-27下载
- 积分：1
-
电力系统分析-对称分量法matlab小程序
Matlab对称分量法计算正序负序零序，绘制出向量图，采用MATLAB编写的M文件
- 2020-12-02下载
- 积分：1
-
OFDM for Wireless Multimedia Communications
[eBook] OFDM for Wireless Multimedia Communications - R. van Nee, R. Prasad - Artech House, 2000
- 2020-12-11下载
- 积分：1
-
一个简单实用的五层BP神经网络
【实例简介】这是一个基本的BP神经网络，里边带的训练数据是变电站现场运行变压器的实际故障数据。程序简单，易懂，实用。
- 2021-11-06 00:34:16下载
- 积分：1
-
ucOS-II源码阅读笔记-底层代码详细注解
该笔记并非源代码的详细讲解，亦非μC/OS-II的使用说明，而是汇总了阅读源码过程中产生的疑问及解答，进而从中归纳总结出μC/OS-II系统的内在机理，对于想从本质和源头探索操作系统的程序猿或许有点参考帮助，或许能够启发更优质的使用μC/OS-II的方法，甚者若能就实际情况来优化μC/OS-II的内核以提高软件的质量则更当令此文欣慰了。所谓学然后知不足，教然后知困。本文并非教学总结，无能面面俱到，假如看官正为类似问题而纠结，那么若能知遇此文，就算是缘分了。
- 2021-05-06下载
- 积分：1
-
Nurbs曲线曲面库源码
学习NURBS时写的NURBS曲线曲面的库-NurbsLib,用它就可以画NURBS曲线和曲面了。里面的源代码参照了The NURBS Book
- 2020-12-02下载
- 积分：1
-
wear bearing abaqus
滑动轴承磨损abaqus有限元分析，使用了abaqus自适应网格进行了仿真分析，非常有用！
- 2021-05-06下载
- 积分：1
-
基于FPGA的数字通信实现多路数据时分复用和解复用系统系统
本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统，使用硬件描述语言很好的实现了系统功能。第2页共63页AbstractThe system is designed for data multiplexed and de-multiplexed. It is based on TDMThe systern includes the transmitter and the receiver. They are implemented mainly by FPGaThere are three inputs in the transmission system: data from A/converter, DIPI and DIP2The three channels are out serially and time-divisional under the FPgas control. The FPGain the transmitter is divided into four modules which are frequency divider, Barker generator,data multiplexer and voltage display. voltage display is used for processing the data convertedy ADC and sending it to the LED. The serial data are serial shifted into the FPGa in thereceiver. Bit-synchronize and frame-synchronize are both picked up, and then de-multiplexThe FPGA in the receiver is divided into three modules which are digital PLL, datade-multiplexer and voltage display. The transmitter will multiplex four ways of 8-bit paralleldata. The first way is adC data, the second and the third way is generated by dip-key. Theother is Barker code used for frame synchronizing. The receiver will maintain the bitsynchronizing, recognize one frame and de-multiplex three ways data. The essay will discussthe design progress, the programming idea and some problems. Works have to be done by thedesigner are: Specify all system components, Make system specification, Draw systemschematics, Write RTL code according the schematics, Synthesis and simulate the rtl codeDesign the PCBS, Validate the functions of the FPGA on-line.Keywords: DPLL; Frame-synchronize; TDM; Verilog HDl; Serial A/D convert;第3页共63页目录引1数字复接系统简介52数字复接方法及方式2.1数字复接的方法…中中·2.2数字复接的方式………3系统原理和各模块设计………………………63.1系统原理及框图…3.2发端系统设计…3.3收端系统设计…···中··中··中····中·,中………93.4FPGA的设计流程“····“:*·············=·······*·*··3.4.1设计输入···“··++··+··*+··+··+++*···++++·*·+·++34.2设计综合……………………123.4.3仿真验证123.4.4设计实现……123.4.5时序分析123.5发端FPGA设计………………………133.5.1分频模块…翻……143.5.2复接模块……………………………………153.5.3显示模块……………………163.5.4编译与仿伤真…………………183.6收端FPGA设计……………………………………………………193.6.1数字锁相模块…………···→····;··中·······中···········→··············203.6.2解复用模块…··++·*···中+“··“++………………………213.6.3显示模块………………………………………………223.6.4编译与仿真………………………………223.7数字锁相环原理及设计……………………………2338串行AD工作原理………………2539并行D/A的工作原理…263.10 Altera flex10K10介绍………………………………………………………………274系统调试…………………………………………………325 Quartus||软件及 Ver log语言简介…………325.10 artus I软件简介……………………………………………………325.2 Verilog语言简介……………………………………………………………34第4页共63页6结论····“4··+·→··*·*··“······+“·+····“······“··+·+“+·…“*·.·+··+“·+·+·*··…………35谢辞36参考文献·a···.········和··::··中.事…37附录…38docn豆丁www.oocin.com第5页共63页引言数字复接、分接技术发展到80年代已经趋于成熟,形成了完善的EI、T系列。它使得多路低速信号可以在髙速信道中传输,同时提髙信道的利用率。PLD/FPGA是电子设计领域中最具活力和发展前途的一项技术,它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲,PID/FPGA能完成任何数字器件的功能,上至高性能CP,下至简单的74电路,都可以用PLD/FPGA来实现。PLD/FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用PLD/FPGA的在线修改能力,随时修改设计而不必改动硬件电路。使用PLD/FGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。,PLD/FGA的这些优点使得PLD/FPGA技术在90年代以后得到飞速的发展,同时也大大推动了EDA软件和硬件描述语言的进步。本设计主要利用了FPGA及 Verilog hdl语言来设计数字复、接分接系统。数字复接系统简介在数字通信网中,为了扩大传输容量和提高传输效率常常需要把若干个低速数字信号合并成为一个高速数字信号,然后再通过高速信道传输,这就是所谓的数字复接技术。数字复接是一种已经非常成熟的技术,广泛地应用于无线通信、光通信和微波接力通信。图1-1数字复接系统方框饜图1-1所示,数字复接系统包括数字复接器( digital multiplexer)和数字分接时钟「定时同定时步复分日恢接复器( digital de- multiplexer)两部分。数字复接器是把两个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的合路数字信号的设备;数字分接器是把合路数字信号分解为原来的支路数字信号的设备。数字复接器是由定时、调整和复接单元所组成;数字分接器是由同步、定时、分接和恢复单元所组成。定时单元给设备提供统一的基准时间信号,同步单元给分接器提供与复接器基准时间同步的时间信号,调整单元负责同步输入的各支路信号。恢复单元与调整单元相对,负贵把分接出来的各支路信号复原第6页共63页2数字复接方法及方式2.1数字复接的方法数字复接的方法主要有按位复接、按字复接和按帧复接三种(1)按位复接按位复接的方法是每次只复接每个支路的·位码,复接后,码序列中的第·位表示第一路中的第一位码;第二位表示第二路的第一位码;以此类推,第N位表示第N路的第一位码。这N位码形成第一时隙。同样,第二时隙是有每路的第二位码复接而成。这种复接方法的特点是设备简单、只需小容量存储,易于实现(2)按字复接按字复接就是每次复接支路的一个字或字节。复接后的码顺序是每个封隙为一路n位码。它的特点是利于多路合成和处理,但要求有较大的存储容量,使得电路较为复杂(3)按帧复接这种方法是每次复接一个之路的一帧数码,它的特点是复接时不破坏原来的帧结构,有利于交换,但要求有更大的存储容量。22数字复接的方式按照复接时各低速信号的情况,复接方式可分为同步复接、异步复接与准同步复接。(1)同步复接同步复接被复接的各个支路信号在时间上是完全同步的。在实际应用中,由于各个支路信号到达的时间不一样,造成支路间的码位相位不同,使得信息不能被正确复接。因此需要对支路进行相位调整。在复接时,要插入帧同步码及其它的业务码。(2)异步复接将没有统一标称频率的不同支路数字信号进行复接的方式成为异步复接。在数字通信中广泛采用这种复接方式。(3)准同步复接准同步复接是指参与复接的各个低速信号使用各自的时钟,但各支路的时钟需要在定的容差范围内。准同步复接实际上是在同步复接的基础上增加了码速调整功能3系统原理和各模块设计3.1系统原理及框图首先介绍系统的工作过程。此数字通信系统分为发端和收端两部分。在发端,FPGA对A①D变换数据、DIP1数据和DIP2数据插入帧同步码,形成一帧,对此帧按位时分复用并串行发送出去。同时,A/D输入端的模拟电压值将通过FPGA的处理,显示在七段数码管上。在收端,FPGA首先从串行码中提取位时钟,然后识别帧同步。当识别出帧同步后,FPGA解复用三路并行码,分别将这三路并行码送到后面的D/A变换器、LED1和LED2同时,第一路并行码通过FGA的处理,显示到七段数码管上。传输帧结构如图3-1所示:第7页共63页帧同步第一路第二路|第三路图3-1传输帧结构总系统框图如图3-2所示:七段数码管七段数码管A/DD/A信道DI P1立FPGA收端FPGALED 1DIP2LED2图3-2总系统框图3.2发端系统设计图3-3是发端系统方框图七数码簣豆丁A/D信道DP1愛端FPGADIP2图3-3发端系统方框图如图3-3所示,发端有三路信号:A/D变换信号、拨码开关1和拨码开关2产生的8位信码。AD变换的信码经过FPGA处理显示到七段译码管上,它代表变换前模拟信号的电压值。由于三路信号都是静态信号,因此输入不用进行码速变挨和码速调轄。输出信号的码速率为256Kbps。发端电路在做PCB时需要单层布线,因此将发端系统板倣成三块小板,分为三个图,分别是发端主图、AD变换图和LED显示图。发端主图如34所示,以发端FPGA为核心,其它功能块逐一实现。为了FGA运行的稳定,要在其周围加入6个滤波电容,电容值为0.1uF。拨码开关与排阻共同构成八位信码,分别接到FPGA的8个I/0端口。复位电路是系统正常运行的必要部分,它由按键开关,电解电容和电阻构成。主图板与AD变换板、LED显示板之间用插针和电线连接。这些插针和电线将为A/D变换板和LED显示第8页共63页板提供电源和通信路径。此外,FPGA还需要配置电路。配置电路在开杌时将配置文件载入到FPGA中,FPGA才可以工作。配置电路由上拉电阻和插座组成,其中,五个端口接到FGA五个配置引脚,他们是:DATA0、 sTATuS、 nCONFIG、 CONF DONE与DCLK。3图AA399999温899998旨若起Ed kDYnizisr含已四=图3-4发端主图原理图A/D变换图如图35所示,要说明的是,这里没有采用并行A/D,而是采用了串行A/D,这样可以节省FPGA的管脚。我使用的ADC型号是TC549。TLC549转换输入端模拟量为数字量,为FPGA提供串行数据。这块板的电源由主图板提供,电源端接到主图板的电源端。TLC549需要一片0.1uF的陶瓷电容为芯片的电源端滤波。在做PCB时,这片电容应靠近芯片的VCC与GND。TLC549的模拟输入量有电位器分压和外部输入,通过单刀双掷开关选择。外部输入的模拟量可以是信号源输出,音频输入等。AA「区YcAy图3-5AD变换图第9页共63页LED显示图如图3-6所示,我用五位LED显示模拟电压值。它可以提供0.0001的显示精度。这五位LED由一位独立LED和一个四LED组组成。这五个LED采用扫描方式显示。扫描显示是LED显示的常用方法。通过五个PNP管控制五个LED分时发光,时隙为32ms。在此时隙下,人眼不会察觉到LED分别点亮,而是同时在亮。此法不仅节省七段译码驱动芯片和FPGA的管脚,而且节约电能。小数点的位置固定不变:因此只需将独立LED的小数点设计为常亮。LED数码管采用共阳极,公共端接PP发射极,PNP集电极接电源,PNP的导通由FPGA控制。七段译码芯片采用DM74LS47,它是一片驱动共阳极LED数码管的芯片。同样,在这片芯片的VCC与GND之间加入0.1uF陶瓷滤波电容和essOyNC 5v In图3-6LED显示图3.3收端系统设计收端系统框图如图3-7所示七段数码管D/A信道收端FPGAED1LED2图3-7收端系统框图
- 2020-12-03下载
- 积分：1
