网站首页

压缩感知书籍大合集.zip

于 2021-11-30 发布

 0  172

下载积分: 1 下载次数: 4

我要下载

代码说明：

大合集！经典的介绍压缩感知原理的入门书籍！ 1.《Compressed Sensing:Theory and Applications》 2.《A Mathematical Introduction to Compressive Sensing》 3.《Adapted Compressed Sensing for Effective Hardware Implementations》 4.《Sparse Representations and Compressive Sensing for Imaging and Vision》 5.《A wavelet tour of signal processing》 6.《压缩感知理论与应用》 7.《Sparse and redundant representations_Michael Elad_Springer2010》 8.《统计学习An Introduction to Statistical Learning》 9.《Sparse and redundant representations_Michael Elad_Springer2010》

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于Android的天气预报课程设计源代码和开发文档
基于Android的天气预报课程设计源代码和开发文档，比较适合大家交软件设计这门课的大作业

2020-06-24下载

积分：1
基于Qt的实时曲线绘制
利用第三方类QCustomPlot在Qt环境中进行实时曲线绘制

2020-11-27下载

积分：1
盲图像质量评价
盲图像质量评价matlab代码，可以直接运行。

2020-11-30下载

积分：1
FM17550开发资料
1、FM17550开发资料，复旦微的芯片，用于非接NFC开发2、NFC读卡器芯片3、包括Demo及芯片手册

2020-12-02下载

积分：1
labview仿window风格页面
【实例简介】

2021-09-08 00:31:12下载

积分：1
电池储能仿真
电池储能的MATLAB仿真模型，电池储能对风力并网的影响。

2020-11-28下载

积分：1
数字滤波器的MATLAB与FPGA实现代码
以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog语言为开发工具，详细阐述了数字滤波器技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节，有完整的MATLAB及Verilog实例工程代码，有利于工程技术人员学习参考。

2021-05-06下载

积分：1
Gh0St3.75完美稳定版服务端ARP
gh0st稳定版，支持win7、win8、64位屏幕、64位键盘监控、服务端自动内网ARP抓局域网其他电脑，网上很难找到比这个版本更好的了。 2015/11/2日上传。

2020-11-28下载

积分：1
cpu设计实例-verilog
cpu设计实例-verilog,通过这个文档你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形

2020-11-30下载

积分：1
故障树分析-Fault tree analysis
简要介绍故障树分析的基本方法与相关理论，并对具体案例做出分析，阐述了故障树分析步骤与结果。

2021-05-06下载

积分：1

696518资源总数
106155会员总数
8今日下载

压缩感知书籍大合集.zip

0 个回复

热门标签

热门下载