-
《HELLO FPGA》-软件工具篇
说明： 学习使用quartus modelsim(learn to uee quartus modelsim)
- 2020-03-18 09:24:22下载
- 积分：1
-
based on the nios ii drive the gpa module of altera de1 develop board,it s only...
基于NIOS驱动ALTERA DE1开发板的GPS模块工程-based on the nios ii drive the gpa module of altera de1 develop board,it s only a reference project
- 2023-08-30 05:55:06下载
- 积分：1
-
pi_n
piiii jeirafjorjg knfojojr lajfpopazf
- 2012-05-20 20:42:09下载
- 积分：1
-
宝宝挂
最新热血江湖外挂，需要的可以下载，游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))
- 2020-06-23 09:20:02下载
- 积分：1
-
muxcounter
Multiplexer styles in VHDL
- 2017-09-11 14:06:42下载
- 积分：1
-
sig_detect
使用信号功率计算，检测信号是否到达。从而控制后续模块，以减小系统功耗。(Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.)
- 2012-08-08 15:30:13下载
- 积分：1
-
CAN协议控制器的Verilog实现
说明： 基于FPGA的CAN总线控制器，VERILOGHDL源代码，Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)
- 2020-11-26 15:29:31下载
- 积分：1
-
tcd_driver
东芝ccd产品tcd1209驱动程序，生成1209所需的驱动波形(toshiba ccd tcd1209 )
- 2021-02-23 09:29:40下载
- 积分：1
-
用FPGA实现IIC通讯的主控端，最简化的代码，占用最小FPGA资源
用FPGA实现IIC通讯的主控端，最简化的代码，占用最小FPGA资源-Use FPGA to come ture the main control of the iic comunication, the most simple code and using the least FPGA resource
- 2022-07-10 12:46:57下载
- 积分：1
-
CODE_VHDL_COUNTING 0 到 9 (慈 0 đến 9 Đếm hiển đoạn 施耐 1 带领 7)
CODE_VHDL_COUNTING 0 到 9 (慈 0 đến 9 Đếm hiển đoạn 施耐 1 带领 7)
- 2023-04-13 10:55:04下载
- 积分：1
