-
加密算法的 VLSI 实现
你好，每一个
这是实现的 RC4 加密算法，开发基于从互联网采取的想法
它是非常易于使用：
的步骤： 1：首先，发出复位 (rst)
步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE
一步： 3：执行密钥扩展的问题 768 时钟
一步： 4：该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。
一步： 5：现在，您应该开始接收通过输出总线，一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时
加密：
通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码，可在其中一点一点地执行加密的类别下。
- 2022-05-17 15:31:05下载
- 积分：1
-
基于FPGA的fir滤波器的代码
用verilog 语言写的一个fir低通滤波器的程序，原始数据通过matlab来输入，输出给matlab来显示结果
- 2023-01-22 04:40:07下载
- 积分：1
-
Project_Gbit
pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)
- 2020-06-17 20:40:04下载
- 积分：1
-
flash
本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)
- 2013-07-21 14:47:36下载
- 积分：1
-
8051core-Verilog
用verilog在FPGA内部实现8051内核，超好、超难找的资料！共享出来！(Verilog FPGA internal 8051 core, super, super hard to find! Shared out!)
- 2020-06-28 22:00:02下载
- 积分：1
-
ADC实验
基于stm32开发平台的，模拟ad采样程序设计，可直接下载使用(stm32 zhijiexiazaishiyong)
- 2018-02-02 00:32:43下载
- 积分：1
-
康塔德7 0 - 9999 en显示segmentos verilog
该项目利用NEXYS3（斯巴达6）董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency，非常有礼貌的观点
- 2022-02-03 15:10:35下载
- 积分：1
-
Xilinx vivado authoritative course
Xilinx vivado 权威教程，清华大学出版社出版，何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)
- 2019-02-19 20:37:09下载
- 积分：1
-
02_基于ZYNQ的SOC入门基础
VIVADO pl端文档 基于zynq 7020(vivado soc pl example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
fifo
fifo是大多数设计中非常重要的模块；
- 2022-02-27 06:51:03下载
- 积分：1
