登录
首页 » Verilog » 进行选择加法器

进行选择加法器

于 2022-03-04 发布 文件大小:143.91 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

选择进位加法器是用最快的加法器中的一个。这里是进行选择加法器,添加了两个 8 位数字和一个扛在得到 9 位总和的代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DualPortRAM
    此程序是Verilog HDL语言读写RAM的程序希望大家有用(This is Verilog HDL Promang)
    2020-10-29 21:19:57下载
    积分:1
  • I2C串行协议
    I²C(内部集成电路,称为I-平方-C,I-2-C中,或IIC)是由飞利浦发明的多主串行单端计算机总线用于连接低速外围设备的母板,嵌入式系统,蜂窝电话,或其他电子设备。为了不被混淆的术语双线接口,只描述了一个兼容的硬件接口。自1990年代中期以来,一些竞争对手(例如,西门子公司(后来的英飞凌科技股份公司,目前英特尔移动通信),NEC,德州仪器,意法半导体(前身SGS - 汤姆逊),摩托罗拉(后来飞思卡尔),Intersil公司等)带来的I²C产品在市场上,这是与恩智浦(前身为飞利浦半导体部门)I²C系统完全兼容。自2006年10月10日,是不需要授权费来实现I²C协议。但是,收费仍需要获得恩智浦分配I²C从地址。[1]SMBus的,由英特尔在1995年的定义,是I²C的是更严格地定义了协议的一个子集。 SMBus的一个目的是促进稳健性和互操作性。因此,现代的I²C系统整合的政策和规则由SMBus,有时同时支持I²C和SMBus需要最小的重新配置。
    2022-10-04 02:00:03下载
    积分:1
  • project_first
    说明:  basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • ahb_verilog_design
    代码为ahb interface ,用verilog编写的,包括仿真和综合。(Code for the interface AHB, written in Verilog, including simulation and synthesis.)
    2020-12-21 14:49:07下载
    积分:1
  • flash_test_24
    说明:  实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)
    2020-06-18 20:00:02下载
    积分:1
  • VENDTEST
    此为实现第14.7.9章所需的激励文件 该代码为门级RTL描述。(Stimulus file to verify Section 14.7.9 the functionality of gate vs. RTL description.)
    2011-08-11 15:07:16下载
    积分:1
  • 速率发生器
    这个程序是用来划分时钟,实现9600个传输速率的。该代码是在10兆赫的时钟频率运行。它计算特定的传输速率所需的比特数;
    2022-08-22 03:09:34下载
    积分:1
  • xintf-fpga
    本程序主要是实现xinlinx fpga与dsp之间的双工通信(This program is to achieve duplex communication between xilinx fpga and dsp)
    2021-02-10 18:29:52下载
    积分:1
  • CJQ-V1.0-fpga
    实现FPGA对AD芯片AD7060的控制,程序代码的注释很多,易学易懂,适合初学者学习使用(it is good ...)
    2013-10-10 11:20:31下载
    积分:1
  • processor
    processor design istruction load pipeline ,hazard
    2010-04-02 03:52:08下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载