登录
首页 » VHDL » 数字和显示-DE2-115

数字和显示-DE2-115

于 2022-01-24 发布 文件大小:267.06 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

这是一个设计可以执行二进制的十进制数转换的组合电路中的练习 和二进制-编码-十进制 (BCD) 加法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用于实现sin,cos三角函数计数的VHDL程序代码
    用于实现sin,cos三角函数计数的VHDL程序代码-towards sin, cos trigonometry count VHDL code
    2022-01-25 23:34:00下载
    积分:1
  • modelsim_ug
    Mentor Graphics ModelSim User s Guide Software v6.3g
    2010-04-18 13:30:25下载
    积分:1
  • 基于FPGA的交通控制器
    设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器: 1)       主、支干道各设有3个方向的绿、黄、红指示灯(左转、直行和右转),每个行驶方向均配有时间显示数码管;2)       主干道处于常允许通行状态,而支干道有车来才允许通行(由外部信号通知)。3)       当主、支道均有车时,两者交替允许通行,主干道每次放行90s,支干道每次放行60s,在每次由亮绿灯变成亮红灯的转换过程中,要亮5s黄灯作为过渡,并进行减计时显示。
    2022-02-26 08:00:04下载
    积分:1
  • my_booth_mp
    booth algotihm verilog design and test
    2016-06-14 16:02:10下载
    积分:1
  • ADS1115
    本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型,16位,为IIC通信方式,调试较复杂,在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)
    2013-08-23 22:49:26下载
    积分:1
  • 非常好的VHDL音乐
    library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity song is    port(clk_4MHz,clk_4Hz:in std_logic;      ----预置计数器和乐谱产生器的时钟         digit:buffer std_logic_vector(6 downto 0);  ----高、中、低音数码管指示         zero:out std_logic_vector(4 downto 0);     ----用于数码管高位置低  
    2022-12-29 04:50:03下载
    积分:1
  • VHDL语言100例详解
    说明:  适合入门及进阶的100个VHDL练习题,从易到难(100 VHDL exercises for beginners and advanced students, from easy to difficult)
    2020-04-10 16:52:07下载
    积分:1
  • dwt2d_latest[1].tar
    说明:  小波变换的开源代码(Verilog HDL)包括有测试文件,本人看过,挺好。(code of dwt)
    2020-12-15 19:39:13下载
    积分:1
  • SONY公司出品的黑白CCD(44万像素)ICX229的驱动信号产生程序
    SONY公司出品的黑白CCD(44万像素)ICX229的驱动信号产生程序-SONY company produced black-and-white CCD (44 megapixels) ICX229 the drive signal generation process
    2022-04-17 08:51:11下载
    积分:1
  • PWM_usingENCODE
    FPGA Boards - Spartan 3 E Starter Kit
    2017-07-19 14:55:21下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载