登录
首页 » VHDL » 乘法器功能 直接实现两个数字信号的相乘~

乘法器功能 直接实现两个数字信号的相乘~

于 2022-01-24 发布 文件大小:15.51 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

乘法器功能 直接实现两个数字信号的相乘~-Multiplier features two digital signal direct implementation of the multiplication ~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DEMO_CAM_LCD
    说明:  实现了从摄像头读取数据到液晶的显示,利用了cycloneV 和康欣的开发板资源(It realizes the display of reading data from camera to liquid crystal.)
    2019-07-05 15:25:36下载
    积分:1
  • UART的源(格版)
    UART 源码 (lattice version)-UART source (lattice version)
    2022-10-19 10:25:04下载
    积分:1
  • use of the VHDL language ALTERA company's board up3 have vga signal containi...
    使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。-use of the VHDL language ALTERA company"s board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document, but the effects are not the same.
    2022-01-31 21:08:09下载
    积分:1
  • 自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!
    自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
    2022-07-02 12:25:49下载
    积分:1
  • CDCM6208_SPI
    说明:  完成对cdcm6208的时钟芯片的配置,输出高频时钟(cdcm6208 cofigure using SPI interface)
    2021-02-06 18:29:56下载
    积分:1
  • 利用数字电路知识,进行二十四小时计时,并有闹钟与蜂鸣器功能...
    利用数字电路知识,进行二十四小时计时,并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer
    2023-03-19 20:00:03下载
    积分:1
  • super fast debounce button on vhdl, xilinx xc
    super fast debounce button on vhdl, xilinx xc
    2022-10-30 03:20:04下载
    积分:1
  • 我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3...
    我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习,并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register and testbench and traffic lights. Hopes to be able to discuss other beginners learning, and with the guidance of the master
    2022-05-14 07:13:44下载
    积分:1
  • VHDL实现CDMA
    应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加;对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器(知识产权局)。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期,然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0,S1,S2将相互匹配和同步发射机与接收机之间在CDMA系统。
    2022-03-18 12:29:43下载
    积分:1
  • test-ram
    design ram v8051 for project
    2013-07-08 23:24:20下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载