登录
首页 » Verilog » axi slave

axi slave

于 2022-01-24 发布 文件大小:1.42 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

axi slave 模型,verilog描述,自己可以根据自己的设计适当修改。基本功能可能存在bug,不过是模型,大家可以自己稍作修改。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ADC0809模数转换
    ADC0809模数转换,实现模拟量转化为数字量,并在液晶显示屏上显示出转化结果,我自己下载到板子,运行正常
    2022-03-22 11:19:00下载
    积分:1
  • fpga_2014_flappy_bird
    用VHDL语言写了个FLAPPY_BIRD的程序,利用板子与屏幕可以运行游戏(VHDL language to write a program FLAPPY_BIRD by the board and the screen can run the game)
    2020-11-06 09:59:49下载
    积分:1
  • FPGA内部实现数据大小排序方法
    在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!
    2022-04-20 13:03:53下载
    积分:1
  • QC_LDPC_FPGA
    LDPC QC-LDPC 基于FPGA的QC-LDPC实现 论文(LDPC QC-LDPC FPGA-based QC-LDPC detailed implementation steps Thesis)
    2021-04-08 09:29:00下载
    积分:1
  • 55593402DDS_vhdl
    DDS分频实现,全部代码的完整过程,包括截图等(DDS divider to achieve the complete process of all the code)
    2013-05-15 16:49:55下载
    积分:1
  • exercise3
    用verilog实现dsp与Fpga接口的同步设计,其功能包括读写操作及四个功能模块,采用两个fifo实现不同时钟域的地址与数据的转换,在quartus ii11.0环境下运行,运行此程序之前需运行将调用fifo。(Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modules, using two different clock domains to achieve fifo address and data conversion in quartus ii11.0 environment to run, run this program required before running calls fifo.)
    2013-08-30 11:12:09下载
    积分:1
  • 422
    串口收发,实现可调波特率的串口通信,verilog源码(Serial port and transceiver)
    2021-04-07 15:19:01下载
    积分:1
  • RotaryEncoder
    基于xilinx spartan 3E开发板,通过旋转编码器实现流水灯的左右移动闪烁变换。(Based on the Xilinx Spartan 3E development board, the left and right flicker transformation of the flow lamp is realized by the rotary encoder.)
    2018-02-05 11:37:43下载
    积分:1
  • 自己写的Verilog实现状态机1101;用于Xilix的Basis2 开发板。
    本实列自己写的状态机1101序列检测,已经在modesim上面测试通过,使用两个always块,一个写组合逻辑电路,一个为时序逻辑电路。需要的可以看看
    2022-12-12 04:40:03下载
    积分:1
  • wom_kg
    ϵͳʱ
    2006-03-13 15:09:50下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载