登录
首页 » VHDL » VGA控制器的VHDL,得出3条线

VGA控制器的VHDL,得出3条线

于 2022-01-25 发布 文件大小:850.00 B
0 141
下载积分: 2 下载次数: 1

代码说明:

vga controller vhdl, it draws 3 lines -vga controller vhdl, it draws 3 lines

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Arty-Z7-20-hdmi-out-master
    Arty Z7 20 HDMI output
    2021-04-24 15:18:47下载
    积分:1
  • DE2_115_pin_assignments
    de2-115引脚的配置,quartusII的设置(de2-115 configuration pins, quartusII settings)
    2020-07-01 13:40:02下载
    积分:1
  • AD9226
    FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)
    2020-12-19 17:19:09下载
    积分:1
  • 05_key_test
    fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)
    2017-07-27 09:27:58下载
    积分:1
  • MMC卡的VHDL源代码实现,经过大批量生产验证
    MMC卡的VHDL源代码实现,经过大批量生产验证-MMC card VHDL source code to achieve, through large-scale production test
    2022-05-18 09:55:11下载
    积分:1
  • SHIN12-HJCS
    每次开机都将次数加1 并存储到EEPROM。这样就能直观的看到机器的使用次数 用P1口 LED做为显示,次数大于256是将溢出,按复位模拟开机 或者直接通过开关开机(Each boot will add a number of times and stored to the EEPROM. So you can visually see the frequency of use of the machine as with P1 port LED display, the number is greater than 256 will overflow, analog power or press the reset switch power directly through)
    2013-06-13 21:03:46下载
    积分:1
  • exercise
    使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
    2014-02-20 16:20:33下载
    积分:1
  • MD5
    哈希算法FPGA实现代码,采用MD5算法,并给出了仿真波形。(MD5 hashing algorithm for FPGA implementation code)
    2020-07-03 00:40:02下载
    积分:1
  • nnpid
    通过神经网络实现的PID算法,整个工程文件,调试通过。(By PID algorithm neural networks, the entire project files, debugging through.)
    2020-11-20 21:39:37下载
    积分:1
  • 实现控制8x8点阵动态显示字母的程序
    基于CPLD的实现控制8x8点阵动态显示字母的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。
    2022-03-19 00:46:52下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载