登录
首页 » VHDL » Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序

Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序

于 2022-07-27 发布 文件大小:18.49 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do wit...
    可YCrCb2RGB集成模块(Verilog)采用三行,它们简单的做分数运算,有流水线技术
    2022-07-15 16:05:34下载
    积分:1
  • VHDL代码的程序去抖按钮
    应用背景当你按下一个按钮有一个反弹的效果,因为金属零件连接另一个按钮是不理想的,导致一个读错误的微控制器。如果我们有一个按钮,打开或关闭一个LED,如果我们不实施反弹跳过滤器(软件或硬件)将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的,所以我们知道什么是对的和别人接触是不考虑
    2022-01-27 13:53:13下载
    积分:1
  • 8051 VHDL核心,内有说明,很详细,值得下载…
    8051单片机VHDL内核,内有说明,很详细,值得下载-8051 VHDL core, which has made it clear that, in great detail, it is worth downloading
    2022-07-08 17:52:49下载
    积分:1
  • 在 2 线液晶电视 DISPLAY(KHỞI TẠO HIỂN THỊ LCD HIỂN THỊ 2 HÀNG) CODE_VHDL_INITIALIZING
    2022-08-23 23:23:25下载
    积分:1
  • The use of Altera' s FPGA
    使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware description language to achieve a RAM memory.
    2023-04-02 08:45:02下载
    积分:1
  • dac5686
    在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)
    2014-09-11 11:05:20下载
    积分:1
  • 1
    matlab code for JTAG cable checking
    2014-02-04 19:27:39下载
    积分:1
  • adder2
    此源代码是基于Verilog语言的持续赋值方式定义的 2 选 1 多路选择器 、阻塞赋值方式定义的 2 选 1 多路选择器、非阻塞赋值、阻塞赋值、模为 60 的 BCD码加法计数器 、模为 60 的 BCD码加法计数器、BCD码—七段数码管显示译码器、用 casez 描述的数据选择器、隐含锁存器举例 ,特别是模为 60 的 BCD码加法计数器,这是我目前发现的最优源代码,应用于解码器领域。(This source code is based on the Verilog language define the continued assignment of 2-to-1 multiplexer, blocking assignments define the 2-to-1 multiplexer, non-blocking assignments, blocking assignments, module code for the addition of 60 BCD counters, BCD code module for the addition of 60 counters, BCD code- seven-segment LED display decoder, the data described by casez selector, for example hidden latch, in particular, the BCD model code for the addition of 60 counters, this is my found that the best current source code, the decoder used in the field.)
    2010-10-30 15:14:06下载
    积分:1
  • Embedded CPU and FPGA
    以嵌入式CPU和FPGA为基础的嵌入式系统架构-Embedded CPU and FPGA-based embedded system architecture
    2022-01-26 03:56:19下载
    积分:1
  • 基本的usb驱动程序的编程方法,值得一看.
    基本的usb驱动程序的编程方法,值得一看.-Basic programing method for USB driver, worth reading
    2023-03-19 01:40:04下载
    积分:1
  • 696518资源总数
  • 106155会员总数
  • 8今日下载