-
基于VHDL+FPGA的DDS信号发生设计，已经通过调式
基于VHDL+FPGA的DDS信号发生设计，已经通过调式-Based on VHDL+ FPGA design of the DDS signal has been through mode
- 2022-06-28 11:38:23下载
- 积分：1
-
编写 4 x 1 多路复用器使用下列方法 (1) If else 语句 (3) 具有声明 (2) Case 语句的 VHDL 代码
编写 VHDL 代码为 4 x 1 多路复用器，使用下面的方法
(1) if else 语句
(2) case 语句
(3) 与声明
- 2022-02-06 00:17:34下载
- 积分：1
-
8051MCU in the FPGA to achieve the source code, using VHDL language
8051MCU在FPGA上实现的源代码，用VHDL语言编写-8051MCU in the FPGA to achieve the source code, using VHDL language
- 2022-02-22 06:28:53下载
- 积分：1
-
一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析
一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析-A command system based on the C51 model uCOS summary procedures, have a complete code analysis
- 2022-06-01 23:18:00下载
- 积分：1
-
一个可编程的间隔定时器的设计，8253要完成的功能，实…
设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求：
1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。
2、 每一种计数器具有六种工作模式。
3、 能进行二进制/十进制减法计数。
4、 可作定时器或计数器。
-The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.
- 2022-08-20 11:53:35下载
- 积分：1
-
NTR2120
超低速的光纤一体发接收发送器,同于以前的光纤一体化接头都只适用于2M以上的通讯,如需将232等低速信号用光纤传输出,需要加复杂的调制解调电路,网动光电新生产的这款光纤头主要针对低速信号,可以传送DC-500KPS的信号,极大地简化了硬件设计.(Ultra-low-fat whole-speed fiber-optic transmitter receiver with fiber-optic integration in the previous joint only applies to more than 2M communications, etc. For the 232 low-speed optical fiber transmission of signals, the need to increase the complexity of the modulation and demodulation circuit, the net move Photoelectric new production of this first major response to low-speed fiber-optic signal, DC-500KPS can send the signal, greatly simplifying the hardware design.)
- 2008-06-27 11:48:58下载
- 积分：1
-
lesson38_lcd1602_clander
基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)
- 2019-05-26 09:29:18下载
- 积分：1
-
verilog HDL语言，对于超大规模集成电路开发学习非常有好处
verilog HDL语言，对于超大规模集成电路开发学习非常有好处-verilog HDL language, for ultra-large-scale integrated circuits are very beneficial to the development of learning
- 2022-12-28 13:40:09下载
- 积分：1
-
CAL
基于BCD码的十进制ALU设计，可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
- 2013-06-30 19:49:34下载
- 积分：1
-
数字电子钟
数字电子钟用自拍图像代替了内置图像的石英制作
- 2022-02-01 06:03:40下载
- 积分：1
