登录
首页 » VHDL » 简易环形FIFO的设计、简单异步串行通信接口设计等

简易环形FIFO的设计、简单异步串行通信接口设计等

于 2022-01-25 发布 文件大小:604.72 kB
0 124
下载积分: 2 下载次数: 2

代码说明:

简易环形FIFO的设计、简单异步串行通信接口设计等-verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pci_fpga
    对pci9054芯片的配置进行了设置,并对PCI9054的各状态机进行了设置,程序经过了测试(Pci9054 chip on the configuration of the set, and each state machine PCI9054 been set, the program have been tested)
    2013-10-12 11:39:45下载
    积分:1
  • ofdm
    这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
    2013-09-26 16:20:42下载
    积分:1
  • 基于 FPGA 的乒乓游戏
    该项目实现了在Altera FPGA中的乒乓球比赛。游戏控制器是建立在FPGA中。玩家使用它连接到FPGA开发板玩的游戏键盘。本场比赛显示VGA屏幕上。所有部件,如键盘,VGA屏幕是由控制装置控制。
    2022-03-28 19:03:27下载
    积分:1
  • 用Verlog HDL编写的数字钟程序,包含时,分,秒,进位,解码,扫描显示等功能。...
    用Verlog HDL编写的数字钟程序,包含时,分,秒,进位,解码,扫描显示等功能。-Written by Verlog HDL ,a digital clock program, including hours, minutes, seconds, into the place, decoding, scanning display.
    2023-02-05 04:55:03下载
    积分:1
  • youmui_v20
    ICA (Principal Component Analysis) algorithm and procedures, GSM is GMSK modulation signal generation, On neural network control.
    2017-09-01 20:51:26下载
    积分:1
  • 计算机组成原理课设
    计算机组成原理课程设计代码,课程设计,计组(Computer organization principle curriculum design code, curriculum design, group calculation)
    2018-10-31 22:26:09下载
    积分:1
  • fen pin qi
    半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!-fen pin qi
    2022-02-01 02:05:40下载
    积分:1
  • S6_VGA
    1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
    2012-11-04 18:26:48下载
    积分:1
  • shift_split_data
    关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)
    2006-07-04 09:40:55下载
    积分:1
  • 100vhdlsimple
    说明:  100个vhdl例子,对初学者很有用,可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
    2010-05-02 10:01:58下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载