登录
首页 » VHDL » 四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL...

四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL...

于 2023-08-13 发布 文件大小:187.16 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • protel中fpga封装库3,非常难找的
    protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the
    2022-10-21 01:55:03下载
    积分:1
  • VGA信号的产生
    产生VGA彩条信号(Verilog 语言)-Generate VGA signal
    2022-05-05 22:12:14下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • 4bit-adder_verilog
    4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)
    2020-08-16 16:38:25下载
    积分:1
  • oc8051 Verilog代码,关于
    verilog code,about oc8051
    2023-04-16 08:45:03下载
    积分:1
  • fir4btp
    4tap FIR filter in verilog code
    2014-01-13 22:30:58下载
    积分:1
  • FPGA按键延时模块 debounce
    说明:  FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • AD_FIFO
    简单的Verilog程序,针对音频实验板的AD到DA调通试验,下载执行前请按照自己试验环境更改设置(Simple Verilog program for test the AD to DA loop of universal audio test platform. Please configure it according to the test environment before download and implement the program to FPGA)
    2013-01-26 00:47:37下载
    积分:1
  • VHDL语言设计;功能描述:键盘扫描,不包含去抖电路
    VHDL语言设计;功能描述:键盘扫描,不包含去抖电路-VHDL language design Function description: the keyboard scanning, does not contain a circuit debounced
    2022-08-26 08:21:49下载
    积分:1
  • verilog黄金参考指南中文版
    Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载