-
verilog
VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)
- 2008-05-28 22:12:57下载
- 积分：1
-
DEMO中完成WIAGAND26/32的（EMP7128实现）协议程序源代码
DEMO中完成WIAGAND26/32的（EMP7128实现）协议程序源代码-DEMO completed WIAGAND26/32 (EMP achieved) agreement procedure source code
- 2022-07-16 22:05:55下载
- 积分：1
-
test-ram
design ram v8051 for project
- 2013-07-08 23:24:20下载
- 积分：1
-
verilogexample
verilog学习资料。附带简单的源代码列子，可以直接使用和仿真。(verilog learning materials. Source code with a simple Lie Zi, and simulation can be used directly.)
- 2011-05-26 11:53:24下载
- 积分：1
-
基于CPLD的签到器的设计，用三维数组队人名进行储存
基于CPLD的签到器的设计，用三维数组队人名进行储存-Based on the attendance CPLD design, a few team names with three-dimensional storage
- 2023-01-07 09:45:04下载
- 积分：1
-
步进电机位置系统
步进电机位置系统block symbol file
步进电机位置系统的Verilog HDL程序设计
已编译通过
步进电机位置系统
步进电机位置系统block symbol file
步进电机位置系统的Verilog HDL程序设计
已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been compiled through
- 2022-04-25 13:54:32下载
- 积分：1
-
kt1
基于FPGA的可控100进制可逆计数器，运行环境maxplus(Controlled 100 hex reversible counter FPGA-based operating environment maxplus)
- 2012-05-17 12:19:54下载
- 积分：1
-
DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...
DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
- 2022-03-10 08:09:15下载
- 积分：1
-
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
- 2022-01-27 08:43:52下载
- 积分：1
-
SDRAM基础性控制核 很有用的 VHDL状态机实现
SDRAM基础性控制核 很有用的 VHDL状态机实现-SDRAM control of the nuclear basic useful VHDL state machine implementation
- 2022-07-10 17:18:23下载
- 积分：1
