登录
首页 » Verilog » SDRAM控制器Verilog源码

SDRAM控制器Verilog源码

于 2022-01-25 发布 文件大小:27.46 kB
0 97
下载积分: 2 下载次数: 2

代码说明:

用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试,稳定好用。如果有其他bug或测试不完整之处,可email原作者。用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application。经测试,稳定好用。如果有其他bug或测试不完整之处,可email原作者。 SDRAM  .....hostcont.v  .....inc.h  .....micro.v  ..... eadme  .....sdram.v  .....sdramcnt.v  ..... st_ inc.v  ..... st_inc.h

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 十字路口红绿灯控制
    十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制,十字路口红绿灯控制
    2022-01-26 01:34:02下载
    积分:1
  • FIFO
    用verilog语言的实现FIFO存储器,以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
    2017-07-15 09:33:21下载
    积分:1
  • c51
    51数字钟带各种扩展年,月,日等并且可预置。用汇编语言写的(51 digital clock with extended assembly language)
    2012-11-09 08:41:02下载
    积分:1
  • FPGA时序约束和timequest timing analyzer
    约束所有时钟(包括你的设计中特有的时钟)对准确的时序分析结果而言是必不可少的。Quartus II TimeQuest Timing Analyzer为各种各样的时钟配置和典型时钟提供许多SDC命令。(Constraining all clocks, including the clocks unique to your design, is essential for accurate timing analysis results. The Quartus II TimeQuest Timing Analyzer provides many SDC commands for a variety of clock configurations and typical clocks.)
    2018-06-06 08:26:22下载
    积分:1
  • Altera-FPGA-sigmoid
    利用quartus II 软件采用verilog语言设计了一个sigmoid激活函数(this work is a sigmoid ,use verilog language)
    2018-11-22 15:31:29下载
    积分:1
  • endat_c
    说明:  用于读取海德汉绝对位置编码器的位置数据。ENDAT2.1接口(Read the data from ENDAT2.1)
    2021-04-21 18:58:49下载
    积分:1
  • 8051源代码
    经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形,经典处理器8051,各个模块、顶层以及测试文件,可以综合,可以观察波形
    2022-03-06 14:38:32下载
    积分:1
  • A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation
    A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation 含Verilog源代码以及设计文档 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码,当然有一些模块是在quartus中直接编辑波形测试的,所以没有响应的测试脚本文件。 tri_state_port的测试还未完成,test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档: PIC10_RISC_Design.pdf:原文(verilog代码基本都来自原文,对一部分进行了改进),这篇文章写得非常好 PIC10F200_单片机IP核的实现.pdf:对上面的文章结合自己的实验过程进行了翻译和改写,给大家参考 PIC10F:PIC10系列单片机的手册
    2022-01-25 19:42:36下载
    积分:1
  • crc16_8bit.v
    FPGA用于实现crc16编码的verlog源程序,用到的请下载。(FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.)
    2012-11-08 13:45:14下载
    积分:1
  • Desktop
    qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载