-
verilog hdl verilog hdl verilog hdl
verilog hdl verilog hdl verilog hdl-verilog hdl
- 2022-02-09 22:11:06下载
- 积分：1
-
电梯控制器程序设计与仿真的vhdl源代码
电梯控制器程序设计与仿真的vhdl源代码-Elevator controller design and simulation of vhdl source code
- 2022-04-08 14:05:19下载
- 积分：1
-
BOC
基于matlab的BOC仿真程序，包含BOSK调制等。(Based on the matlab the BOC simulation program, contains modulation BOSK.)
- 2021-03-12 19:09:25下载
- 积分：1
-
FPGA-基于fpga的PWM
一段很好地讲述PWM的VHDL硬件代码，可以在不同SOPC上运行实现
- 2022-01-30 19:23:51下载
- 积分：1
-
verilog编写的1024点的fft快速傅立叶变换代码
说明： FFT 1024 point, in 10 state
- 2020-12-18 20:29:11下载
- 积分：1
-
digital-system-design
基于VHDL语言的七段显示管程序， 实现9个数字循环 并且能控制播放速度(SEVEN SEGMENT DISPLAY)
- 2011-02-14 21:02:38下载
- 积分：1
-
project_first
说明： basys3的数字钟，可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
- 2019-06-18 10:37:53下载
- 积分：1
-
这时manchesite编码，VERILOG语言，VHDL的找本站我发的帖子
这时manchesite编码，VERILOG语言，VHDL的找本站我发的帖子-manchesite time coding, VERILOG language, VHDL I find a site in a posting
- 2023-07-15 16:55:02下载
- 积分：1
-
总结设计中的重点及注意的地方，常出现错误的地方等。
总结设计中的重点及注意的地方，常出现错误的地方等。-Summarize the design of the focus and attention of local, often the wrong place and so on.
- 2022-08-24 04:12:36下载
- 积分：1
-
wide_cbf
宽带波束形成，设计FIR滤波器系数。带宽为500Hz--700Hz,采样率为3000Hz，对白噪声序列进行滤波，即得到有限带宽的宽带时域信号(Broadband beamforming design FIR filter coefficients. Bandwidth of 500Hz- 700Hz, sampling rate of 3000Hz, filtered white noise sequence, ie limited bandwidth broadband time domain signal)
- 2013-03-19 09:40:45下载
- 积分：1
|
联系客服（QQ：3324461878）
