登录
首页 » Verilog » 8 位上下计数器

8 位上下计数器

于 2022-01-25 发布 文件大小:3.13 kB
0 96
下载积分: 2 下载次数: 1

代码说明:

8位向上/向下计数器准备在FPGA上实现。我在一台Nexus4的Artix-7板进行了测试。它包含为了能够看到计数或上或下的转变的慢时钟。包括试验台

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • aderr 约 4 位
    该文件.RAR它有关的4加法proyect - 位这proyect使用,以12和4列,为您proyect。
    2022-03-05 22:45:11下载
    积分:1
  • led
    LED灯、跑马灯的显示源程序,包括对代码的说明(Display source code LED lights, marquees, including the code specification)
    2013-01-18 18:20:57下载
    积分:1
  • verilog实现流水线mips
    个人作业,mips流水线cpu,支持mips-c3指令集
    2023-03-11 10:15:03下载
    积分:1
  • C-V2X-master
    说明:  LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • sdram-control-verilog
    SDRAM控制器源码,内含完整的控制器verilog源代码和测试代码,超值哈。(This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1.)
    2009-12-11 15:01:46下载
    积分:1
  • uart
    fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • addsub32bit
    32bit floating point addition
    2021-04-06 18:19:02下载
    积分:1
  • 422
    说明:  422发送源码,目前使用的是20m时钟计算出来的波特率,后期可以根据自己的需要进行修改波特率时期匹配各种情况(422 sends the source code. At present, the baud rate calculated by 20m clock is used. Later, you can modify the baud rate according to your own needs to match various situations)
    2021-04-07 15:29:01下载
    积分:1
  • DE2_Basic_Computer
    DE2 altera board vhdl design
    2016-04-09 00:35:05下载
    积分:1
  • help_lib
    1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送(1.JESD204B protocol 2.Xilinx JESD204B PHY core manual 3.Xilinx JESD204B rx_tx core manual 7.1 4.Xilinx JESD204B rx_tx core manual 7.2 5.verilog to achieve serial transmission)
    2017-11-15 16:09:22下载
    积分:1
  • 696518资源总数
  • 105925会员总数
  • 14今日下载