登录
首页 » VHDL » 是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间...

是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间...

于 2022-01-26 发布 文件大小:4.52 MB
0 123
下载积分: 2 下载次数: 1

代码说明:

是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • M_M
    此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
    2013-08-29 21:36:37下载
    积分:1
  • vend
    自动售货机,根据所要的东西,自动收费,并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)
    2010-01-10 16:56:54下载
    积分:1
  • verilog程序设计教程,适合初学者。
    verilog程序设计教程,适合初学者。-verilog programming tutorial for beginners.
    2023-03-06 05:00:04下载
    积分:1
  • 32_lvds_test
    说明:  Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • SDRAM 控制器与仲裁者
    SDRAM 控制器的多 CPU 系统的公断人将调度内存访问。
    2023-07-15 19:45:03下载
    积分:1
  • sim_uart
    uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; (verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no parity code from the transceiver features a serial port, and the contents received from the PC will send the PC, another Potter rate, self-modifying code can, in the alter of the FPGA, debugging through )
    2010-10-10 21:49:46下载
    积分:1
  • cordic
    verilog编写的数字信号发生器NCO用CORDIC方法实现产生sin cos信号,流水线结构,简单实用。(verilog prepared by the digital signal generator NCO using CORDIC method implementation generate sin cos signal, pipelined architecture, simple and practical。)
    2021-04-09 11:38:59下载
    积分:1
  • EMIF
    EMIF接口调试代码,使用的是Verilog语言,FPGA与DSP通信,测试成功(EMIF interface debugging code that USES the Verilog language, FPGA and DSP communication, testing success)
    2020-12-04 10:39:24下载
    积分:1
  • 主要介绍了FPGA设计的基本原则、基本设计思想、基本操作技巧、常用模块。...
    主要介绍了FPGA设计的基本原则、基本设计思想、基本操作技巧、常用模块。-Mainly introduces the basic principles of FPGA design, basic design concepts, basic operating skills, commonly used modules.
    2022-08-25 13:03:15下载
    积分:1
  • ML605板子上的灯
    ML605评估板上的流水灯,可以实现每隔0.16秒进行+1操作 #include #include #include #include #include int main() {   char a[] = "-100" ;   char b[] = "123" ;   int c ;   c = atoi( a ) + atoi( b ) ;   printf("c = %d ", c) ;   return 0;
    2022-06-01 23:28:16下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载