登录
首页 » VHDL » 基于NiosⅡ的2 de2_tvproject

基于NiosⅡ的2 de2_tvproject

于 2022-01-26 发布 文件大小:2.81 MB
0 129
下载积分: 2 下载次数: 1

代码说明:

本演示使用VGA输出和DVD播放器播放视频和音频输入

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD7980
    AD9850 VERILOG代码 硬件验证过,可以使用。
    2021-05-07 15:37:36下载
    积分:1
  • 万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!...
    万能频率器,可以修改其中的参数,可是实现任意的分频!很方便!-Universal frequency, you can modify one of the parameters, but any implementation of the sub-band! Very convenient!
    2022-01-26 04:43:16下载
    积分:1
  • dac5686
    在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)
    2014-09-11 11:05:20下载
    积分:1
  • FPGA开发全攻略
    FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
    2017-12-12 16:30:52下载
    积分:1
  • lovesh
    NN CONTROLLER FOR UPQC
    2012-11-12 14:01:31下载
    积分:1
  • 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...
    开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
    2022-08-07 06:47:58下载
    积分:1
  • AD9516VERILOG
    通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)
    2021-03-15 12:09:23下载
    积分:1
  • cpldfpga
    《CPLDFPGA嵌入式应用开发技术白金手册》源代码,涉及FPGA/CPLD的各个方面,键盘扫描,LED扫描等简单程序及滤波器等的设计(" CPLDFPGA platinum embedded application development technology handbook" source code, related to FPGA/CPLD all aspects of the keyboard scanning, LED scanning filters, such as simple procedures and design)
    2009-04-20 20:59:16下载
    积分:1
  • This code for countor . it is design in verilog HDL.
    This code for countor . it is design in verilog HDL.
    2022-07-27 18:33:04下载
    积分:1
  • JESD204B_character
    JESD204协议简单透彻的讲解,对做高速AD的朋友有一定的帮助(Understanding control characters in JESD204)
    2014-10-11 16:17:23下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载