登录
首页 » VHDL » 实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date...

实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date...

于 2022-01-26 发布 文件大小:2.72 MB
0 110
下载积分: 2 下载次数: 1

代码说明:

实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date-rom 利用原图将各模块综合,利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control the frequency and phase.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uart
    UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制(UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission)
    2011-08-25 09:32:35下载
    积分:1
  • 6通道正弦波发生器,产生频率,相位,幅值都可调的正弦波形...
    6通道正弦波发生器,产生频率,相位,幅值都可调的正弦波形-6-channel sine wave generator, resulting in frequency, phase, amplitude of the sinusoidal waveform are adjustable
    2022-10-22 04:00:03下载
    积分:1
  • design through verilog hdl
    design through verilog hdl
    2023-04-07 06:25:04下载
    积分:1
  • sequenceur,该模块的主要功能是,控制器,在基本的risc架构中,实现各个模块的控制...
    sequenceur,该模块的主要功能是,控制器,在基本的risc架构中,实现各个模块的控制-sequenceur,control
    2022-11-21 05:05:03下载
    积分:1
  • MVB_test
    此功能是实现曼彻斯特编码的Verilog代码,经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
    2021-01-03 17:48:56下载
    积分:1
  • EDAcodelock
    能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能,并能更改使用密码,还可以防止抖动(EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter)
    2009-05-07 09:44:30下载
    积分:1
  • U_XMIT
    8位并行转穿行发送程序,波特率可自行设置,经检验有实用效果(8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection)
    2013-03-15 19:05:49下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • 128点FFT/IFFT变换
    快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足。FPGA是直接由硬件实现的,其内部结构规则简单,通常可以容纳很多相同的运算单元,因此FPGA在作指定运算时,速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定,适于用FPGA进行硬件实现,并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现128点FFT变换的方法。设计复数乘法器为核心设计了FFT算法中的基-2蝶形运算单元,溢出控制单元和地址与逻辑控制模块等其它模块,并以这些模块和FPGA内部的双口RAM为基础组成了基-2FFT算法模块。 
    2022-02-15 18:50:58下载
    积分:1
  • FIR低
    fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz-fir low-pass filter for dspbuilder pll: 25ns data 400khz sin 10.8khz
    2023-05-01 00:45:03下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载