网站首页

ALTERA　NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口...

于 2022-05-25 发布文件大小:35.70 kB

 0  142

下载积分: 2 下载次数: 1

我要下载

代码说明：

ALTERA　NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口-Altera NIOS processor experiments, programming environment is QUARTUS in NIOS SHELL compiler functionality. Experimental USB interface

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog编写的计算百分比模块
verilog编写的计算百分比模块-Verilog prepared by calculating the percentage module

2022-01-31 18:38:18下载

积分：1
乐曲演奏电路，可以播放歌曲在数码管上显示相同的时间…
乐曲演奏电路，能演奏歌曲，同时在数码管上显示演奏的乐曲音符的数字。-Music concert circuit, can play songs at the same time in the digital tube displays the number of notes played music.

2023-01-23 08:45:03下载

积分：1
PWM
采用STC89C52单片机的定时器以实现两路PWM波输出，占空比、频率可调(Microcontroller timer used to achieve STC89C52 two PWM wave output, duty cycle, frequency adjustable)

2021-04-24 10:08:47下载

积分：1
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)

2013-07-14 22:06:38下载

积分：1
2通道ADC Ads527x的采集实现Vhdl
2通道模数转换器的采集实现。包含VIRTEX-II 和SPARTAN-III 两种类型的FPGA元件，模数转换器件为ADS527X系列，含仿真代码。采用VHDL语音实现，具有参考价值。

2022-01-20 23:16:05下载

积分：1
relay_test
Simple relay trigger

2015-01-28 12:16:35下载

积分：1
VHDL频率计
采用VHDL编写的频率计，模块划分清晰易懂，基本原理为检测一个闸门脉冲周期内的信号次数，采用四段数码管显示

2022-09-17 10:05:04下载

积分：1
2D4N_com
2维4节点的UEL单元，嵌入UMAT，采用j2 mises屈服准则(2d4nodes uel elements, with umat codes, and j2 mises flow rule)

2014-06-04 20:43:21下载

积分：1
Verilog的书verilog_2001_ref_guide
verilog book verilog_2001_ref_guide

2022-03-25 10:42:41下载

积分：1
1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES...
1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES

2022-04-30 11:01:06下载

积分：1

696518资源总数
105895会员总数
18今日下载

ALTERA　NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口...

0 个回复

热门标签

热门下载

ALTERA NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口...

0 个回复

热门标签

热门下载

ALTERA　NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口...