登录
首页 » VHDL » here is gangadhar call by mailing me

here is gangadhar call by mailing me

于 2022-01-26 发布 文件大小:10.52 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

here is gangadhar call by mailing me

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL_example_100
    本书通过100个实例,详细介绍便件描述语言vHDL的各种语法现象及其在专用集成电路(AHc)设计蝴还中的使用方法。(the book through one hundred examples, it detailed description language vHDL pieces of the phenomenon and its various grammatical in ASIC (AHc) were also designed butterfly The usage.)
    2007-03-25 09:57:05下载
    积分:1
  • cordic_dds
    采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)
    2015-08-18 16:15:17下载
    积分:1
  • progconterful
    four bit counter verlog source code for veriwell including test bench
    2010-03-29 18:54:45下载
    积分:1
  • test_vhdl
    vhdl测试程序,用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
    2009-01-09 18:25:34下载
    积分:1
  • 三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句...
    三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句-three methods to prepare multiple choice of VHDL source code were used if else, select, when words
    2023-02-04 23:35:03下载
    积分:1
  • SRAM 简单测试
    SRAM简单测试,测试其性能及其速度,判断SRAM是否可用(Test its performance and speed to determine if SRAM is available)
    2020-07-10 09:58:55下载
    积分:1
  • 基于FPGA 的俄罗斯方块游戏
    FPGA上使用硬件描述语言实现俄罗斯方块游戏,该游戏支持PS2键盘输入,VGA视频输出,游戏可以选择不同的难度,同时可以记录显示游戏得分,同时包含VC上位机方块形状编辑器的一整套项目方案
    2022-11-05 11:50:12下载
    积分:1
  • err
    在一些系统中,经常用到对触发信号延时一段时 间后,再对某些目标信号进行采集,通常这段延时要求 非常精确,还要做到范围可调,一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分,来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言,在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真,最后烧写芯片进行系统硬件测试 -err
    2022-03-12 04:01:42下载
    积分:1
  • multiply_8_VHDL
    由8 位加法器构成的以时序方式设计的8 位乘法器,采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件,运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
    2014-04-11 16:58:04下载
    积分:1
  • squareLoop
    利用平方环法提取同步载波的FPGA实现的仿真(FPGA implementation of synchronous carrier extraction using square loop method)
    2021-01-11 17:18:49下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载